CC BY
23
УДК 681.32
Вестник СибГАУ Том 17, № 2. С. 490-497
ФУНКЦИОНАЛЬНО ПОЛНЫЕ ТОЛЕРАНТНЫЕ ЭЛЕМЕНТЫ ПЛИС FPGA ДЛЯ АЭРОКОСМИЧЕСКИХ ВЫЧИСЛИТЕЛЬНЫХ КОМПЛЕКСОВ
С. Ф. Тюрин
Пермский национальный исследовательский политехнический университет Российская Федерация, 614990, г. Пермь, Комсомольский просп., 29 E-mail: tyurinsergfeo@yandex.ru
Рассматриваются функционально полные (в смысле критериев Поста) толерантные элементы (ФПТЛЭ), обладающие способностью сохранения функциональной полноты или даже самой исходной функции при заданной модели отказов. Рассматриваются особенности предложенных ФПТЛЭ-элементов, включённых в состав ПЛИС типа FPGA для высоконадёжных аэрокосмических применений. Делается вывод о предпочтительности ФПТЛЭ—LUT (Look Up Table) no вероятности безотказной работы перед троированными структурами.
Ключевые слова: логический элемент, ПЛИС типа FPGA, LUT, транзистор, функционально полный толерантный логический элемент (ФПТЛЭ), избыточность, вероятность безотказной работы, троирование.
Sibirskii Gosudarstvennyi Aerokosmicheskii Universitet imeni Akademika M. F. Reshetneva. Vestnik Vol. 17, No. 2, P. 490-497
FPGA FUNCTIONAL COMPLETE TOLERANT LOGIC ELEMENTS FOR AEROSPACE COMPUTER SYSTEMS
S. F. Tyurin
Perm National Research Polytechnic University 29, Komsomolsk Av., Perm, 614990, Russian Federation E-mail: tyurinsergfeo@yandex.ru
Functional and complete (in the sense of Theorem Post) tolerant elements have been proposed as a paradigm spread structurally stable computers, proposed by Professor V. A. Kharitonov, at the turn of the 90s of the twentieth century, on the register transfer level. Structurally stable computers have the ability to emulate the desired command system in case offailure of individual teams from the original set. In turn, functionally complete tolerant logic elements FCTLE have the ability of maintaining the functional completeness of a given model of failures. In 1996-1997 FCT were obtained function model considering the constant failure of one of the four inputs of the corresponding element (stuck-at-0; stuck-at-1). They were the composition of AND, OR, NOT logic functions. Of these, the practical significance of known functions 2OR-2AND-NOT; 2AND-2OR-NOT. When adding Bridging Faults: (Dominant; Wired AND, OR; Dominant AND / OR), it proved that the cardinality of the set of functions FPT reduced, but 2OR-2AND-NOT; 2AND-2OR-NOT maintain tolerance. Then there were the issues of maintaining the functional completeness at the transistor level - for internal failures logic element (valve) - KMOS transistors (stuck-closed transistor -permanently closed, stuck-open transistor - permanently open. It is shown that the functional completeness is preserved in case of failure of one transistor or a top of the circuit - connect "+ " power supply or lower - bus connection "Ground". Then there is understanding that can be similar to conserve not only the functional completeness, but also the realization of a function at the level of a single element. The article features FCTLE elements included in the FPGA with the so-calledLUT (Look Up Table).
Keywords: FPGA, logic functions, logic element, LUT, element (FCTLE), reliabilities.
Введение. Функционально полные (в смысле критериев Поста) толерантные элементы были предложены как распространение парадигмы структурно-устойчивых ЭВМ, предложенной профессором В. А. Харитоновым [1] на рубеже 90-х годов XX века, на уровень регистровых передач. Структурно-устой-
transistor, redundancy, functional complete tolerant logic
чивые ЭВМ обладают способностью к эмуляции требуемой системы команд при отказе отдельных команд из исходного множества. На эту идею натолкнула процедура покомандного диагностирования процессоров бортовых цифровых вычислительных комплексов для аэрокосмических применений. ФПТЛЭ,
сохраняющие логический базис при отказах в рамках заданной модели, представлены в [2-5] как альтернатива «внутреннего» «внешнему» резервированию. В отличие от базисов И-НЕ, ИЛИ-НЕ ФПТЛЭ используют комбинирование операций И-НЕ, ИЛИ-НЕ.
То есть речь идёт об активной отказоустойчивости, при которой остаточные базисы могут быть использованы для восстановления требуемой функции. Для этого необходима возможность реконфигурации схем из таких элементов, что реализовано в программируемых пользователем вентильных матрицах ППВМ - программируемых логических интегральных схемах ПЛИС типа БРОЛ. Предполагается, что имеются средства (встроенные или внешние) обнаружения факта отказа и определения конкретного состояния ФПТЛЭ.
В дальнейшем были исследованы соответствующие ФПТ логические функции с учетом модели замыканий входов [6], множество которых оказалось подмножеством множества ФПТ-функций. Однако для пассивной отказоустойчивости целесообразней сохранять исходную базисную функцию, что и было предложено в [7], и это уже требует значительной избыточности.
Таким образом, ФПТЛЭ можно разделить на ФПТ, сохраняющие базис в смысле теоремы Поста, и ФПТ, сохраняющие исходную функцию. И те, и другие - по классификации ПЛИС - мелкозернистые и крупнозернистые [8] (рис. 1).
В дальнейшем получены ФПТЛЭ для парирования кратных отказов. Рассмотрим особенности вариантов ФПТЛЭ, парирующих в указанных выше смыслах однократные отказы.
КМДП-реализация ФПТЛЭ для мелкозернистых ПЛИС. При модели отказов одного КМДП-тран-зистора или входа функциональная полнота сохраняется, например, для КМДП-структур 2ИЛИ-2И-НЕ, 2И-2ИЛИ-НЕ (рис. 2).
Для сохранения базисной функции 2И-НЕ при модели однократных константных отказов транзисторов может быть использован элемент [9-12] (рис. 3).
КМДП-реализация ФПТЛЭ, сохраняющих базис, для крупнозернистых ПЛИС. Простейший LUT [13] на две переменные (2-LUT) имеет вид, представленный на рис. 4.
Для настройки на заданную логическую функцию двух переменных в четыре ячейки ОЗУ (SRAM) загружается соответствующая таблица истинности. При активации одного из 4-х путей в дереве транзисторов (рис. 4) переменными Х1, Х2 значение логической функции считывается из соответствующей ячейки ОЗУ и передаётся на выход OUT. Инверторы по переменным обеспечивают реализацию всех членов СДНФ. LUT на три переменные (3-LUT) представлен на рис. 5.
В источниках указано, что оптимальным по быстродействию и сложности представления типовых логических функций является использование LUT на четыре переменных (4-LUT). Такой LUT для входных переменных A, B, C, D (настройка - 16 бит) с установленным на выходе функционально полным толерантным логическим элементом ФПТЛЭ [9-10; 14; 15] изображён на рис. 6.
Такой LUT для входных переменных Х4, Х3, Х2, Х1 обеспечивает работоспособность в объёме своих «половинных» возможностей при отказе одного любого входа Х4, Х3, Х2, Х1 либо одного транзистора в дереве передающих транзисторов 1-30, либо в элементах-инверторах, либо в SRAM. То есть это ФПТ LUT. ФПТЛЭ на выходе (рис. 6) реализуется на основе FCTLE1 или FCTLE2, например, как на рис. 7.
Такие ФПТ ЛЭ-инверторы, использующие так называемое расчетверение, могут быть установлены и вместо входных инверторов LUT, и вместо инверторов по данным. Для обнаружения ошибок при вычислении логических функций в LUT целесообразно использовать дополнительные средства [16], а для обнаружения неисправностей - [17].
Рис. 1. Классификация ФПТЛЭ
Х4
б
Рис. 2. КМДП-схемы ФПТЛЭ-элементов, сохраняющих базис РСТЬЕ1(я) и БСТЬЕ2 (б) на основе КМДП-транзисторов УТ1-УТ8
Рис. 3. КМДП-схема ФПТЛЭ-элемента, сохраняющего функцию 2И-НЕ на основе КМДП-транзисторов Т1-Т16. При этом могут резервироваться и входы ФПТЛЭ
Рис. 4. LUT на две переменные (2-LUT) Х1 Х2 хз
|SRWI|—-1 L
|SRWI|—
| sfam|——I L | sfam|—
|SRWI|—-1 L
|SRWI|— | sfam|—[>—i i |SRWI|—-
Рис. 5. LUT на три переменные (3-LUT)
Рис. 6. LUT на четыре переменные (4-LUT) с ФПТЛЭ на выходе, настроенным на реализацию инверсии
КМДП-реалюация ФПТЛЭ, сохраняющих исходную функцию, для крупнозернистых ПЛИС. Дальнейшее увеличение избыточности возможно путём резервирования передающих транзисторов (расчетве-рения передающих транзисторов). Однако непосредственно для 4-LUT это не может быть выполнено в силу ограничений Мида и Конвей на число последовательно соединённых транзисторов [18], поэтому в начале обеспечим резервирование 2-LUT (рис. 8).
Тогда схема толерантна к отказу любого одного транзистора в каждой четвёрке. Для обеспечения толерантности SRAM на основе ФПТЛЭ-инвертора (рис. 7) предложена ячейка [19] (рис. 9).
Для получения З-ЮТ-БТ предлагается схема, представленная на рис. 10.
Соединение двух З-ЬиТ-БТ через указанный на рис. 10 1-ЬиТ-БТ позволяет получить требуемый 4-ШТ-БТ.
Сравнение изменения вероятности безотказной работы 4ШТ без резервирования Р({) (168 транзисторов) предлагаемого 4ЮТ-ФПТЛЭ Р(()/т, резервированной - троированной схемы Р3(г) при интенсивности отказов 10 в минус пятой степени 1/час представлено на рис. 11.
Рис. 7. ФПТЛЭ-инвертор
Рис. 8. Отказоустойчивый LUT на две переменные (2-LUT-FT), инверторы-ФПТЛЭ
Рис. 9. Отказоустойчивая SRAM
Рис. 10. Отказоустойчивый LUT натри переменные (3-LUT-FT)
Рис. 11. Графики изменения вероятности безотказной работы 4ЬиТ без резервирования предлагаемого 4ШТ-ФПТЛЭ Р(£фт, резервированной - троированной схемы РЪ(1) при интенсивности отказов 10 в минус пятой степени 1/час
Выводы. Таким образом, использование ФПТЛЭ позволяет сохранять логический базис как в мелкозернистых, так и в крупнозернистых ПЛИС при отказе одного любого транзистора, одного любого входа. При таких неисправностях есть возможность использования «половинных» возможностей элемента, а массив «поражённных» элементов после диагностики и реконфигурации обеспечивает синтез не всех, но наиболее важных функций.
Введение существенной избыточности позволяет получить ФПТЛЭ, сохраняющих логическую функцию при отказах одного транзистора в каждой «четвёрке» транзисторов. Подобное «расчетверение» позволяет получить более высокую вероятность безотказной работы, чем троирование. При этом затраты на троирование равны 516 транзисторов (с учетом одного мажоритара) либо 540 - с учётом трёх мажо-ритаров. Затраты на реализацию предлагаемого ФПТЛЭ с сохранением логической функции с учётом декомпозиции 4LUT для удовлетворения требований Мида и Конвей равны 776 транзисторов, что примерно на 50 % больше по сравнению с затратами на троирование.
Предложенные ФПТЛЭ могут быть использованы в так называемых адаптивных логических модулях АЛМ ПЛИС FPGA [20; 21] для RHBD-процессоров (Radiation Hardering by Design) и устройствах бортовых цифровых вычислительных комплексов, обеспечивающих радиационную стойкость посредством архитектурных решений [22].
Библиографические ссылки
1. Харитонов В. А., Тюрин С. Ф. Модели управления устойчивостью функционально избыточных систем // Управление большими системами : материалы Междунар. науч.-практ. конф. М., 1997. С. 266.
2. Тюрин С. Ф. Функционально полные толерантные булевы функции // Наука и технология в России. 1998. № 4. С. 7-10.
3. Тюрин С. Ф. Синтез адаптируемой к отказам цифровой аппаратуры с резервированием базисных функций // Приборостроение. 1999. № 1. С. 36-39.
4. Тюрин С. Ф. Адаптация к отказам одновыход-ных схем на генераторах функций с функционально полными толерантными элементами // Приборостроение. 1999. № 7. С. 32-34.
5. Тюрин С. Ф. Проблема сохранения функциональной полноты булевых функций при «отказах» аргументов // Автоматика и телемеханика. 1999. № 9. С. 176-186.
6. Тюрин С. Ф., Греков А. В., Громов О. А. Определение функционально полных толерантных булевых функций четырёх аргументов с учётом модели замыканий переменных // Доклады Академии военных наук. 2011. № 5 (49). С. 35-44.
7. Тюрин С. Ф., Громов О. А., Греков А. В. Функционально полный толерантный элемент ФПТ+ // Научно-технические ведомости Санкт-Петербургского государственного политехнического университета. 2011. № 1(115). С. 24-31.
8. Угрюмов Е. П. Цифровая схемотехника : учеб. пособие. СПб : БХВ-Петербург, 2004. 518 с.
9. Пат. 2438234 Российская Федерация. Функционально полный толерантный элемент / Тюрин С. Ф., Громов О. А. Опубл. 27.12.2011, Бюл. № 36.
10. Пат. 2449469 Российская Федерация. Функционально полный толерантный элемент / Тюрин С. Ф., Громов О. А., Греков А. В. Опубл. 27.04.2012, Бюл. № 12.
11. Пат. 2 496 227 Российская Федерация. Функционально полный толерантный элемент / Тюрин С. Ф., Громов О. А., Греков А. В., Сулейманов А. А. Опубл. 20.10.2013, Бюл. № 29.
12. Пат. 2541854 Российская Федерация. Функционально полный толерантный элемент / Дудкин Ю. П., Тюрин С. Ф., Южаков А. А., Громов О. А. Опубл. 20.02.2015, Бюл. № 5.
13. Цыбин С. Программируемая коммутация ПЛИС: взгляд изнутри [Электронный ресурс]. URL: http://www.kit-e.ru/articles/plis/2010_11_56.php (дата обращения: 16.12.2014).
14. Пат. 2503993 Российская Федерация. Программируемое логическое устройство / Тюрин С. Ф., Набатов А. В., Громов О. А., Греков А. В., Карлов Д. А. Опубл. 10.01.2014, Бюл. № 1.
15. Пат. 2544750 Российская Федерация. Программируемое логическое устройство / Тюрин С. Ф. Опубл. 20.03.2015, Бюл. № 8.
16. Пат. 2547229 Российская Федерация. Программируемое логическое устройство / Тюрин С. Ф., Бородилов А. Ю., Вихорев Р. В. Опубл. 10.04.2015, Бюл. № 10.
17. Программируемое логическое устройство : положительное решение ФСИС РФ по заявке № 2014116999/08(026804) от 25.04.2014. / Тюрин С. Ф., Бородилов А. Ю., Данилова Е. Ю.
18. Ульман Дж. Д. Вычислительные аспекты СБИС / пер. с англ. А. В. Неймана ; под ред. П. П. Пархоменко. М. : Радио и связь, 1990. 480 с.
19. Ячейка статической оперативной памяти : положительное решение ФСИС РФ от 20.03.15 по заявке 2014110973/08 от 21.03.2014 / Тюрин С. Ф.
20. Золотуха Р., Комолов Д. Stratix III - новое семейство FPGA фирмы Altera [Электронный ресурс]. URL: http://kit-e.ru/assets/files/pdf/2006_12_30.pdf (дата обращения: 28.11.2015).
21. Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировани микропроцессорных ядер [Электронный ресурс]. URL: file:///C:/Users/% D0%A2%D1%8E%D1%80%D0%B8%D0%BD/Desktop /%D0%A6%D1%8B%D0%B1%D0%B8%D0%BD%201 0%20%D0%B3%D0%BE%D0%B4.pdf (дата обращения: 27.11.2015).
22. Чекмарёв С. А. Способ и система инъекции ошибок для тестирования сбоеустойчивых процессоров бортовых систем космических аппаратов // Вестник СибБАУ. 2014. № 4 (56). С. 132-137.
References
1. Kharitonov V. A., Tiurin S. F. [Models of sustainability management is functionally redundant systems]. Materialy mezhdunarodnoi nauchno-prakti-cheskoi konferentsii "Upravlenie bol'shimi sistemami". [Proceedings of the international scientific-practical conference "Managing large systems"]. Moscow, 1997, P. 266 (In Russ.).
2. Tiurin S. F. [Functionally Complete Tolerant Boolean functions]. Nauka i tekhnologiya v Rossii, 1998, No. 4, P. 7-10 (In Russ.).
3. Tiurin S. F. [Design adaptable to digital equipment failures redundancy of basic functions]. Priborostroenie, 1999, No. 1, P. 36-39 (In Russ.).
4. Tiurin S. F. [Adapting to failures Single source circuits function generator with a functionally-complete tolerance elements]. Priborostroenie, 1999, No. 7, P. 3234 (In Russ.).
5. Tiurin S. F. [Retention of functional completeness of Boolean functions under "failures" of the arguments]. Avtomatika i telemekhanika, 1999, No. 9, P. 176-186.
6. Tiurin S. F., Grekov A. V., Gromov O. A. [The definition of functional full-tolerant Boolean functions of four arguments in view of the model variables circuits]. Doklady Akademii voennykh nauk. 2011, No. (49), P. 3544 (In Russ.).
7. Tiurin S. F., Gromov O. A., Grekov A. V. [Functionally full-tolerant element FCT+]. Nauchno-tekhnicheskie vedomosti Sankt-Peterburgskogo gosudarstven-nogo politekhnicheskogo universiteta, 2011, No. 1(115), P. 24-31 (In Russ.).
8. Ugriumov E. P. Tsifrovaia skhemotekhnika. [Digital circuitry]. St. Petersburg, BKhV-Peterburg Publ., 2004, 518 p.
9. Tiurin S. F., Gromov O. A. Funktsional'no-polnyy tolerantnyy element [Functionally full-tolerant element]. Patent RF, No. 2438234, 2011.
10. Tiurin S. F., Gromov O. A., Grekov A. V. Funktsional'no-polnyy tolerantnyy element. [Functionally full-tolerant element]. Patent RF, No. 2449469, 2012.
11. Tiurin S. F., Gromov O. A., Grekov A. V., Suleimanov A. A. Funktsional'no-polnyy tolerantnyy element. [Functionally full-tolerant element]. Patent RF, No. 2496227, 2013.
12. Dudkin Iu. P., Tiurin S.F., Iuzhakov A. A., Gromov O. A. Funktsional'no-polnyy tolerantnyy element. [Functionally full-tolerant element]. Patent RF, No. 2541854, 2015.
13. Tsybin S. Programmiruemaya kommutatsiya PLIS: vzgliad iznutri. [Programmable switching FPGA Insights]. Available at: http://www.kit-e.ru/articles/plis/ 2010_11_56.php (accessed: 16.12.2014).
14. Tiurin S. F., Nabatov A. V., Gromov O. A., Grekov A. V., Karlov D. A. Programmiruemoe logi-cheskoe ustroistvo. [Programmable logic device]. Patent RF, No. 2503993, 2014.
15. Tiurin S. F. Programmiruemoe logicheskoe ustroistvo. [Programmable logic device]. Patent RF, No. 2544750, 2015.
16. Tiurin S. F., Gorodilov A. Iu., Vikhorev R. V. Programmiruemoe logicheskoe ustroistvo. [Programmable logic device]. Patent RF, No. 2547229, 2015.
17. Polozhitel'noe reshenie FSIS RF po zayavke № 2014116999/08(026804)ot 25.04.2014. [The positive decision of the Federal Antimonopoly Service of the Russian Federation from 03.20.15 on request 2014110973/08 on 03/21/2014]. Tiurin S. F., Gorodilov A. Iu., Danilova E. Iu. Programmiruemoe logicheskoe ustroistvo. [Programmable logic device].
18. Dzh. D. Ul'man. Vychislitel'nye aspekty SBIS. [Computational Aspects of VLSI]. Moscow, Radio i sviaz' Publ., 1990, 480 p.
19. Polozhitel'noe reshenie FSIS RF ot 20.03.15 po zayavke 2014110973/08 ot 21.03.2014. [The positive decision of the Federal Antimonopoly Service of the Russian Federation from 03.20.15 on request 2014110973/08 on 03/21/2014]. Tiurin S. F. Iacheika staticheskoi operativnoi pamyati [SRAM Cell].
20. Zolotukha R., Komolov D. Stratix III - novoe semeistvo FPGA firmy Altera. [Stratix III - a new family of FPGA from Altera]. Available at: http://kit-e.ru/ assets/files/pdf/2006_12_30.pdf (accessed: 28.11.2015).
21. Ispol'zovanie resursov PLIS Stratix III firmy Altera pri proektirovanii mikroprotsessornykhy yader. [Resource use of Stratix III FPGA from Altera the design of microprocessor cores]. Available at:file:///C:/ Users/%D0%A2%D1%8E%D1%80%D0%B8%D0%BD/ Desktop/%D0%A6%D 1 %8B%D0%B1%D0%B8%D0%BD %2010%20%D0%B3%D0%BE%D0%B4.pdf (accessed: 27.11.2015).
22. Chekmarev S. A. [Method and system for testing the error injection failures resistant processor board system of spacecrafts]. Vestnik SibGAU. 2014, No. 4 (56), P. 132-137 (In Russ.).
© Тюрин С. Ф., 2016
