CC BY
0
УДК 004.052.2
doi: 10.21685/2307-4205-2024-1-7
ФОРМИРОВАНИЕ МЕТОДА ПОВЫШЕНИЯ НАДЕЖНОСТИ СПЕЦИАЛИЗИРОВАННЫХ ЭВМ
А. А. Павлов1, А. Н. Царьков2, Ю. А. Романенко3, И. И. Корнеев4, А. Ю. Романенко5, М. И. Макеев6, Ф. А. Павлов7
1, з, 4, б, 7 филиал Военной академии Ракетных войск стратегического назначения имени Петра Великого, Серпухов, Россия 2 5 Институт инженерной физики, Серпухов, Россия 1 7 Pavlov_iif@mail.ru, 2 info@iifrf.ru, 3 Romanenko-55@inbox.ru, 4 Igor-rus 83@mail.ru, 5 romanen79@ mail.ru, б maxmakeev37@gmail.com
Аннотация. Актуальность и цели. Разработка методического аппарата построения средств обеспечения требуемого уровня вероятности безотказной работы и живучести самовосстанавливаемых специализированных ЭВМ (СЭВМ). При проведении исследований осуществлен анализ условий эксплуатации и выбор показателей надежности для СЭВМ авиационно-космической техники. Сформулированы требования к методам резервирования СЭВМ. Проведена сравнительная оценка обнаруживающей способности и аппаратурных затрат при реализации мажоритарного метода резервирования, метода дублирования и использования корректирующих кодов. Материалы и методы. Обоснована целесообразность использования метода дублирования для повышения вероятности безотказной работы и живучести самовосстанавливаемых СЭВМ, с использованием алгебраических линейных кодов, для выявления неисправного резервного канала. В отличие от известных кодов предлагается использовать алгебраический линейный код, у которого значения проверочных разрядов соответствуют прямым и инверсным значениям информационных разрядов, что позволяет обнаруживать ошибки при считывании информации с инверсных выходов ЗУ, корректировать одиночные ошибки, обнаруживать двойные ошибки и контролировать логическую операцию инвертирования, необходимую для представления отрицательного числа в дополнительном коде, что дает возможность адаптировать код для контроля арифметических и логических операций процессора СЭВМ. Проведена оценка вероятности безотказной работы дублированной СЭВМ, при ее общем резервировании, с обнаружением и коррекцией одиночных ошибок в резервных каналах запоминающего устройства и обнаружением ошибок в резервных каналах арифметическо-логического устройства процессора на основе предлагаемого кода и оценка вероятности безотказной работы СЭВМ, при ее раздельном резервировании, с обнаружением ошибок в резервных каналах дублированного ЗУ на основе кода Хе-мминга и коррекцией ошибок в резервных каналах АЛУ процессора на основе мажоритарного метода. Результаты и выводы. В результате сравнения вероятностей безотказной работы установлено, что общее резервирование СЭВМ на основе предлагаемого кода по сравнению с раздельным резервированием ЗУ и АЛУ процессора СЭВМ позволяет обеспечить выигрыш в вероятности безотказной работы СЭВМ и ее функциональных устройств на всем периоде эксплуатации.
Ключевые слова: алгебраический линейный код, дополнительный код, операция инвертирования, мажоритарный метод резервирования, дублирование
Для цитирования: Павлов А. А., Царьков А. Н., Романенко Ю. А., Корнеев И. И., Романенко А. Ю., Макеев М. И., Павлов Ф. А. Формирование метода повышения надежности специализированных ЭВМ // Надежность и качество сложных систем. 2024. № 1. С. 59-69. doi: 10.21685/2307-4205-2024-1-7
FORMATION OF A METHOD FOR INCREASING THE RELIABILITY OF SPECIALIZED COMPUTERS
A.A. Pavlov1, A.N. Tsarkov2, Yu.A. Romanenko3, I.I. Korneev4, A.Yu. Romanenko5, M.I. Makeev6, F.A. Pavlov7
1 3 4 6, 7 Branch of the Military Academy of Strategic Missile Forces named after Peter the Great, Serpukhov, Russia
2 5 Institute of Engineering Physics, Serpukhov, Russia 1 7 Pavlov_iif@mail.ru, 2 info@iifrf.ru, 3 Romanenko-55@inbox.ru, 4 Igor-rus 83@mail.ru, 5 romanen79@ mail.ru, 6 maxmakeev37@gmail.com
© Павлов А. А., Царьков А. Н., Романенко Ю. А., Корнеев И. И., Романенко А. Ю., Макеев М. И., Павлов Ф. А., 2024. Контент доступен по лицензии Creative Commons Attribution 4.0 License / This work is licensed under a Creative Commons Attribution 4.0 License.
Abstract. Background. Development of a methodological apparatus for constructing means to ensure the required level of probability of failure-free operation and survivability of self-healing specialized computers (SEVMs). During the research, an analysis of operating conditions and a selection of reliability indicators for computers of aerospace equipment was carried out. Requirements for computer backup methods are formulated. A comparative assessment of the detecting ability and hardware costs was carried out when implementing the majority redundancy method, the duplication method and the use of correcting codes. Materials and methods. The expediency of using the duplication method is substantiated to increase the probability of failure-free operation and survivability of self-healing central computers, using algebraic linear codes to identify a faulty backup channel. Unlike known codes, it is proposed to use an algebraic linear code, in which the values of the check bits correspond to the direct and inverse values of the information bits, which makes it possible to detect errors when reading information from the inverse outputs of the memory, correct single errors, detect double errors and control the logical inversion operation, necessary to represent a negative number in two's complement code, which makes it possible to adapt the code to control arithmetic and logical operations of the computer processor. An assessment was made of the probability of failure-free operation of a duplicated computer, with its general redundancy, with detection and correction of single errors in the backup memory channels and detection of errors in the backup channels of the processor ALU based on the proposed code, and an assessment of the probability of failure-free operation of the computer, with its separate redundancy, with error detection in the backup channels of the duplicated memory based on the Hamming code and error correction in the backup channels of the processor ALU based on the majority method. Results and conclusions. As a result of comparing the probabilities of failure-free operation, it was established that the general redundancy of the computer based on the proposed code, in comparison with the separate redundancy of the memory and ALU of the computer processor, allows for a gain in the probability of failure-free operation of the computer and its functional devices throughout the entire period of operation.
Keywords: algebraic linear code, complementary code, inversion operation, majority reservation method, duplication
For citation: Pavlov A.A., Tsarkov A.N., Romanenko Yu.A., Korneev I.I., Romanenko A.Yu., Makeev M.I., Pavlov F.A. Formation of a method for increasing the reliability of specialized computers. Nadezhnost' i kachestvo slozhnykh sistem = Reliability and quality of complex systems. 2024;(1):59-69. (In Russ.). doi: 10.21685/2307-4205-2024-1-7
Введение
Современные системы управления объектами ракетно-космической техники (РКТ) характеризуются широким использованием специализированных ЭВМ (СЭВМ). В соответствии с ГОСТ 27.0032016 данные объекты имеют один основной вариант применения по назначению и относятся к объектам однократного применения (с предшествующим периодом ожидания применения).
По последствиям отказов они относятся к объектам, отказы которых приводят к катастрофическим последствиям, основным показателем надежности которых является вероятность безотказной работы. Важным свойством СЭВМ является живучесть, характеризующая ее способность противостоять дестабилизирующим факторам и отказам некоторых компонентов (ГОСТ Р 27.102-2021).
В этом случае для парирования возникающих отказов СЭВМ должны иметь возможность самовосстановления, т.е. обеспечить возможность перехода ее в работоспособное состояние без вмешательства извне (ГОСТ Р 27.102-2021).
Целью работы является разработка методического аппарата построения средств обеспечения требуемого уровня вероятности безотказной работы и живучести самовосстанавливаемых СЭВМ.
Выбор метода резервирования СЭВМ
Для рассматриваемых объектов методы резервирования должны отвечать следующим требованиям:
- иметь высокую обнаруживающую способность;
- использовать минимальные аппаратурные затраты на обнаружение отказов и восстановление работоспособного состояния;
- не оказывать существенного влияния на быстродействие резервируемой СЭВМ;
- обеспечивать обнаружение отказов и восстановление работоспособности различных функциональных узлов СЭВМ (запоминающих устройств и узлов процессора ЭВМ).
В настоящие время для обеспечения требуемого уровня вероятности безотказности работы СЭВМ широко используются структурные методы резервирования, включающие мажоритарный метод, дублирование, корректирующие коды.
При мажоритарном резервировании коррекция ошибки осуществляется за счет использования результата одинаковый работы большинства основных элементов (ГОСТ Р 27.102-2021).
Достоинство мажоритарного метода резервирования:
- не оказывает существенного влияния на быстродействие резервируемой СЭВМ;
- не требуется переключения на резервный блок, и как следствие, нет потери текущей информации;
- используется для общего резервирования СЭВМ;
- имеет высокую обнаруживающую способность.
Утверждение 1. Число не обнаруживаемых ошибок структурными методами равно: Q = 2k-1, где k - число информационных разрядов (не обнаруживаются ошибки, возникающие одновременно в одноименных разрядах).
Следствие 1. Обнаруживающая способность мажоритарного метода (два из трех) составит: Роб.м = 1- [(2k - 1)/(23k - 1)].
Если каждая СЭВМ содержит 32 информационных разряда, то обнаруживающая способность мажоритарного метода равна
4 295
Р = 1__' « 1
обм 7,923 1019 "
Недостатком мажоритарного метода являются большие аппаратурные затраты на резервирование.
Дублирование также может использоваться для общего резервирования СЭВМ в нагруженном режиме с замещением.
Основной проблемой дублирования СЭВМ является выбор средств контроля для определения отказавшего канала (обнаружения ошибок в обрабатываемой информации). Для обеспечения максимально возможной обнаруживающей способности средств контроля можно использовать идентичную СЭВМ, но в этом случае аппаратурные затраты превысят аппаратурные затраты, используемые при мажоритарном методе резервирования.
Эффективным методом обнаружения ошибок в СЭВМ является использование корректирующих кодов. Так, например, алгебраический линейный код с минимальным кодовым расстоянием d = 3 позволяет корректировать одиночные ошибки или обнаруживать двойные ошибки при использовании 10-30 % аппаратурных затрат относительно резервируемого устройства [9].
К недостаткам использования корректирующих кодов следует отнести:
- как правило, используются для раздельного резервирования (обнаружения и коррекции ошибок, возникающих в запоминающих устройствах, для обнаружения и коррекции ошибок в АЛУ используется мажоритарное резервирование);
- не все коды могут быть адаптированы для обнаружения и коррекции ошибок в устройствах процессора;
- резкое увеличение аппаратурных затрат при использовании алгебраических линейных кодов для обнаружения и коррекции кратных ошибок.
Для сокращения аппаратурных затрат следует ограничиться использованием кода с d = 3. Экспериментально установлено, что для кода Хемминга (17,12), с минимальным кодовым расстоянием d = 3, вероятность обнаружения ошибок произвольной кратности составляет
Роб.ХЭ = 1 - 0,0313 = 0,9687.
Процент ошибок, не обнаруживаемых кодом Хемминга с d = 3, составляет Qx = 3,13 %. Не обнаруживаются ошибки, которые переводят «запрещенный» (ошибочный) кодовый набор в разрешенный (при котором синдром ошибки равен нулю). В этом случае число запрещенных кодовых наборов составит Q = 2k - 1, тогда расчетная вероятность обнаружения ошибок произвольной кратности кодом Хемминга может быть определена по формуле
Ро6.хр = 1- [(2k - 1)/(2" - 1)], где n = k+r; r - число проверочных разрядов.
Для кода Хемминга (17,12) получим
Р = 1 -
1 об.РХР 1
4,095 • 103 1,311 • 105
= 1 - 0,031 = 0,968,
т.е. можно считать, что РобХЭ « РобХР.
Таким образом, для сокращения аппаратурных затрат при резервировании СЭВМ следует использовать дублирование с замещением, а для обнаружения ошибок в резервных каналах целесообразно использовать алгебраические линейные коды с d = 3, позволяющие обнаруживать и корректировать одиночные ошибки в запоминающих устройствах и в устройствах процессора.
Выбор кода для обнаружения ошибок в резервных каналах
Для обнаружения ошибок при выполнении арифметической операции вычитания следует использовать код, позволяющий контролировать логическую операцию отрицания, необходимую для представления отрицательного числа в дополнительном коде. Алгоритм построения кода, контролирующего логическую операцию отрицания, представлен в работе [1] и включают следующие положения.
Для первых трех информационных разрядов формируются проверки
1 = У1 © У2; г2 = у 2 © Уз; гз = У ©Уз,
которые могут быть описаны первой проверочной матрицей:
Н =
Уз У 2 У Г3 Г2 10 110 110 0 1 0 110 0
Например, для двоичного набора 101 получим кодовый набор: 101 110.
Полученный код имеет минимальное кодовое расстояние d = 3.
Рассматриваемый код обладает следующим свойством.
Свойство 1. Проверочные разряды для прямого и инверсного значения информационных разрядов имеют одинаковые значения.
Для рассматриваемого примера инверсным значениям информационных разрядов 010 соответствуют значения проверочных разрядов 110, что позволяет обнаруживать ошибки при выполнении операции инвертирования.
При использовании шести информационных разрядов проверочная матрица имеет вид
Н 2 =
Уб У 5 У4 У3 У 2 У1
0 0 0 1 0 1 1 1 0 0 1 1
1 1 1
0
1
0 0 0
0 0 0 1 0 0 0 1 0 0 0 1
Свойство 2. Если в 7-й строке информационной части проверочной матрицы содержится нечетное количество единиц, то для инверсного двоичного набора и значения 7-го проверочного разряда выполняется условие: 1и = 1п, где ггП - значение проверочного разряда для прямого значения информационных разрядов.
Рассматриваемый код может корректировать одиночные ошибки при считывании информации с прямых и инверсных выходов ЗУ при условии обнаружения ошибок большей кратности. С этой целью осуществим модификацию кода (осуществим проверку на четность всего кодового набора).
Свойство 3. При четном числе информационных разрядов значение разряда проверки на четность имеет одинаковое значение для прямых и инверсных значений информационных разрядов, при нечетном числе информационных разрядов - инверсное значение.
При увеличении числа информационных разрядов до 32 получим проверочную матрицу Нз:
Н з =
У 32 У31 узо у 29 1111
о
0
1 1
0
1
1
0
1 1 1 о
У 27 У 26 У 25 У 24 У2З У22 У21
1
0
1 1 1 1 о
1
0
1 1 1
0
1
0
1 о о
0
1
0
1
0
1 1 1 о
У20 У19
о о
1
0
1 1
0
1
У18
0
1 1
0
1 1 о
У17
0
1 1 о
0
1 1
У16
0
1 1
0
1
0
1
У15
о
У14
0
1 1 1
0
1 1
У13
0
1 1 1 1
0
1
У12 У11 У1о У9 У8 У 7 Уб У5 У 4 Уз У 2 У1 Г7 Г6 Г5 Г4 Г3 Г2 Г1
о о о о о о о о о о о о 1 о о о о о о
о о о о о о о о о о о о о 1 о о о о о
о о о о о о 1 1 1 1 1 1 о о 1 о о о о
1 1 1 1 1 1 о о о о о 1 о о о 1 о о о
1 о 1 1 о 1 1 о 1 1 о 1 о о о о 1 о о
1 1 о 1 1 о 1 1 о 1 1 о о о о о о 1 о
о 1 1 о 1 1 о 1 1 о 1 1 о о о о о о 1
В результате имеем семь проверок, которые формируются по правилу:
Г = У © У2 © У4 ® У5 ® У7 ® У8 ® У10 ® Уп ® У 12 ® У14 ® У16 ®
© У17 ® У19 ® У20 ® У22 © У23 ® У25 ® У26 ® У28 ® У29 ® У31 ® У32;
Г2 = У 2 ® Уз ® У5 ® Уб ® У § ® У9 ® У11 ® У12 ® У14 ® У15 ® У17 ®
® У18 ®У20®У21 ®У23®У24®У26®У27 ®У29®Узо®У32;
Гз = У1 ® Уз ® У4 ® У6 ® У7 ® У9 ® Ую ® У12 ® У13 ® У15 ® У16 ®
® У18 ® У19 ® У21 ® У22 ® У24 ® У25 ® У27 ® У28 ® Узо ® Уз1;
Г4 = У1 ® У 7 ® У§ ® У 9 ® Ую ® У11 ® У12 ® У1з ® У14 ® У15 ® У19 ®
® У20 ® У21 ® У25 ® У26 ® У27 ® У28 ® Узо ® Уз1 ® Уз2;
Г5 = У1 ® У2 ® Уз ® У4 ® У5 ® У6 ® У1з ® У14 ® У15 ® У16 ® У17 ® ® У18 ® У 25 ® У 26 ® У27;
Г6 = У1з ® У14 ® У15 ® У16 ® У17 ® У18 ® У19 ® У20 ® У21 ® У22 ® У2з ®
® У24 ® У28 ® У29 ® Уз0;
Г = У25 ® У26 ® У27 ® У28 ® У29 ® Уз0 ® Уз1 ® Уз2 • Вероятность обнаружения ошибок кода (з9,з2) составит Роб.И = 0,992.
Кроме контроля операции инвертирования, рассматриваемый код может быть адаптирован для выявления ошибок при выполнении процессорных функций по правилам, изложенным в работе [2, з].
Правило 1. При выполнении арифметической операции сложения осуществляется сложение по тоё2 проверочных разрядов слагаемых, и полученный результат складывается по тоё2 со значением поправки, формирование которой осуществляется путем кодирования функции переносов выбранным методом кодирования.
Правило 2. При выполнении логической операции суммирования по mod2 результат сложения по mod2 проверочных разрядов слагаемых соответствует результату сложения по mod2 информационных разрядов рассматриваемых слагаемых.
Правило 3. При выполнении логической операции ИЛИ (И) осуществляется операция сложения по mod2 значений проверочных разрядов слагаемых, а к полученному результату прибавляется значение поправки, сформированной на основе кодирования информации, полученной при выполнении логической операции И (ИЛИ) относительно рассматриваемых информационных разрядов.
Таким образом, при дублировании СЭВМ для обнаружения ошибок в резервных каналах целесообразно использовать корректирующий код с обнаружением ошибок при проведении операции инвертирования и адаптированного для обнаружения ошибок при проведении арифметических и логических операций.
Сравнительная оценка предлагаемого метода резервирования с существующими методами
Для повышения вероятности безотказной работы СЭВМ широко используется раздельное резервирование - дублирование ЗУ с обнаружением ошибок в каналах кодом Хемминга и мажоритарное резервирование процессора. Использование предлагаемого кода для обнаружения ошибок в резервных каналах СЭВМ позволяет осуществить общее резервирование. В связи с этим возникает необходимость проведения сравнительной оценки выигрыша в надежности от использования общего и раздельного резервирования СЭВМ.
Допустим, требуется осуществить резервирование 32-разрядной СЭВМ, с объемом памяти один килобайт 32-разрядных слов. Для приблизительной оценки аппаратурных затрат на построение ЗУ и АЛУ процессора используем двухвходовые логические элементы, при этом будем считать, что: ДО-триггер, включающий логические элементы (л.э.) для синхронизации процесса записи и считывания информации содержит 6 л.э.; простейший сумматор - 9 л.э.; полусумматор - 4 л.э.
В этом случае аппаратурные затраты на построение ЗУ составят 192 000 л.э. Допустим, интенсивность отказа одного простейшего логического элемента составляет Х= 10-11 —, тогда вероятность
ч
безотказной работы рассматриваемого ЗУ составит
РЗУ (t) = е"^С)' = е-192 000.Ю-,.
Арифметико-логическое устройство (АЛУ) процессора содержит: 32-разрядный сумматор - 288 л.э.; 32-разрядный регистр сумматора - 192 л.э.; регистр числа - 192 л.э., регистр дополнительный -192 л.э., регистр дополнительного кода - 192 л.э.; блок элементов И - 32 л.э., блок элементов ИЛИ -32 л.э., блок сумматоров по mod - 128 л.э., блок инвертирования - 32 л.э. Аппаратурные затраты на построение АЛУ процессора СЭВМ составят 1280 л.э.
Вероятность безотказной работы нерезервированного АЛУ равна
Ралу (t) = (t) t = е-1280'10-"t.
Общие аппаратурные затраты ЗУ и АЛУ СЭВМ составят 193280 л.э., соответственно, безотказной работы нерезервированной СЭВМ равна РСЭВМ(t) = е ^X{t)t = е~193280 10 *.
Аппаратурные затраты на построение средств обнаружения и коррекции одиночных ошибок в ЗУ на основе предлагаемого кода включают: объем памяти для хранения значений семи проверочных разрядов и значения разряда четности - 48 000 л.э.; входное кодирующее устройство ЗУ - 616 л.э. (154 сумматора по mod2); выходное кодирующее устройство ЗУ - 616 л.э.; схему сравнения - 32 л.э.
Для формирования вектора ошибки потребуется дешифратор на семь входов. При построении двухступенчатого дешифратора число двухвходовых схем составит [4]
С = 2r + 2Гг + 2r
ДЕШ '
r +1 r-1
где r1 = ——, r2 = ——. В нашем случае аппаратурные затраты на построение дешифратора составят 152 л.э.
Для исправления одиночных ошибок корректор должен включать 39 элементов неравнозначности или 156 л.э.
В этом случае вероятность безотказной работы ЗУ с коррекцией одиночных ошибок с учетом того, что вероятность возникновения одиночной ошибки в ЗУ составляет 0,8 (соответственно, вероятность возникновения двойной ошибки и ошибок большей кратности равна 0,2) равна [5-8]:
Рзуко(t) ={Рзу(t)Pd(t) + 0,8[(1 -Рзу(t)PK1(t)] + 0,8[(1 -PK1(t)Рзу(t)]}РК2(t) Рст(t)
^ДШ (t) РКООР (t),
РК1 (t) = е"48616 10 * - вероятность безотказной работы входного кодирующего устройства и аппаратуры для хранения проверочных разрядов; РК2(t) = е-61610 t - вероятность безотказной работы выходного кодирующего устройства; РСР(t) = е-3210 t - вероятность безотказной работы схемы сравнения;
РдШ (t) = е452'10 ' - вероятность безотказной работы дешифратора; РКОР (t) = е-156'10 * - вероятность
безотказной работы корректора.
Для обнаружения двойных ошибок используем проверку на четность значений разрядов всего кодового набора. В этом случае для формирования проверки на четность потребуется 38 элементов неравнозначности на кодирование информации, 38 элементов неравнозначности на декодирование информации, 1 элемент неравнозначности для сравнения значений проверочных разрядов на четность, 6000 л.э. - для хранения значений проверочных разрядов в ЗУ, итого 6308 л.э. [9, 10].
Для обеспечения живучести ЗУ при возникновении двойных ошибок и ошибок большей кратности используем дублирование с замещением.
Вероятность безотказной работы дублированного ЗУ с обнаружением ошибок в каналах предлагаемым кодом равна [5]
PDnK(t) = (Рзуко(*)(2 - Рзуко(0)РобнРп(*)Рч(0, где Робн = 0,992 - обнаруживающая способность кода для 32 информационных разрядов; РЧ(t) = е-6308'10 ' - вероятность схемы проверки на четность; Рп (t) - вероятность безотказной работы переключающей схемы. Для каждого канала переключающей схемы потребуется 32 логических элемента И (всего 64 л.э.) и 32 логических элемента ИЛИ, итого 96 л.э.
Для обнаружения ошибок в ЗУ при считывании информации одновременно с прямых и инверсных выходов (64 выхода) кодом Хемминга потребуется 7 проверочных разрядов.
Утверждение 2. При считывании информации одновременно с прямых и инверсных выходов ЗУ коррекция одиночной ошибки кодом Хемминга невозможна, так как отказ одного элемента памяти приводит к возникновению двойной ошибки (возникновению ошибок на прямом и инверсном выходах элемента памяти).
Вероятность обнаружения ошибок кодом Хемминга (71,64) составит: Роб.х = 0,992.
Аппаратурные затраты на построение средств обнаружения ошибок на основе кода Хемминга включают: объем памяти для хранения значений семи проверочных разрядов - 42 000 л.э.; входное кодирующее устройство ЗУ - 820 л.э. (205 сумматора по mod2); выходное кодирующее устройство ЗУ - 820 л.э.; схему сравнения - 28 л.э., элементы ИЛИ - 6 л.э., схему переключения прямых и инверсных выходов ЗУ - 96 л.э., что составляет 43770 л.э.
Свойство 3. При использовании кода Хемминга для обнаружения ошибок на прямых и инверсных выходах ЗУ потребуется в два раза больше аппаратуры на кодирование и декодирование информации (без учета проверки на четность кодового набора) и равное количество аппаратуры при модификации предлагаемого кода.
Таким образом, суммарные аппаратурные затраты на построение ЗУ, контролируемого кодом Хемминга, составляют 235 770 л.э.:
РЗУХ(t) = е ^(t)' = е-235770'10-"'.
Вероятность безотказной работы дублированного ЗУ с обнаружением ошибок в каналах кодом Хемминга равна [5]
PDx (t) = (Рзух(*)(2 - Рзух(0)РобнРп(0.
На рис. 1 представлены графические характеристики вероятностей безотказной работы: нерезервированного ЗУ; дублированного ЗУ, с обнаружением и коррекцией одиночных ошибок в каналах предлагаемым кодом; дублированного ЗУ с обнаружением ошибок в каналах кодом Хемминга.
Рис. 1. Графические зависимости вероятностей безотказной работы: РЗУ(г) - нерезервированного ЗУ; РДж(г) - дублированного ЗУ с обнаружением и коррекцией одиночных ошибок в каналах предлагаемым кодом; РОХ(г) - дублированного ЗУ с обнаружением ошибок в каналах кодом Хемминга
При общем резервировании СЭВМ на основе дублирования и обнаружения ошибок в АЛУ каждого канала предлагаемым кодом каждый из регистров АЛУ дополнятся семью элементами памяти. Аппаратурные затраты для хранения проверочных разрядов в четырех регистрах АЛУ составят 168 л.э. Кроме этого, для обнаружения ошибок непосредственно в АЛУ потребуется кодирующее устройство для формирования поправки к поверочным разрядам - 460 л.э.; схема сложения по mod2 семи проверочных разрядов - з2 л.э., схема переключения содержащая - 96 л.э. Аппаратура контроля АЛУ включает 660 л.э. Суммарные аппаратурные затраты на построение контролируемого АЛУ включают 20з6 л.э., т.е. вероятность безотказной работы контролируемого АЛУ составит
Р (г)- р-г)* - „-2036-ю-11 г 1 АЛУК V / с с
Вероятность безотказной работы дублированного АЛУ с обнаружением ошибок предлагаемым кодом равна
Р£алу(0 = (Ралук(0(2 - Ралук(О).
Вероятность безотказной работы АЛУ процессора СЭВМ, резервированной мажоритарным методом, равна [6]
РмАЛу(г) = (зРалу(*)2 - 2Ралу(0з)Рро(0,
где РРО (г) - вероятность безотказной работы решающего органа. Для коррекции ошибки в одном ин-
1 2 з 1 2 з 1 2 з 1 2 з ■
формационном разряде реализуется функция: у - у у у ^У У У Уу У у V у у У , где у' - значение
информационного разряда по одному из трех каналов. Для з2 информационных разрядов потребуется з52 двухвходовых логических элемента.
На рис. 2 представлены графические характеристики вероятностей безотказной работы (при интенсивности отказов л.э. X = 108 1/ч): нерезервированного АЛУ; дублированного АЛУ с обнаружением ошибок предлагаемым кодом; АЛУ резервированного мажоритарным методом.
о.в
РалуСО
0.6
РОапуСО РмалуО) 0 4
о.;
1 1
\\ '-. р
\\ -
Чо-. -
\ ч ^^^^
1 1
<10
10
6>--10
8хЮ4 1хЮ5 I
Рис. 2. Графические зависимости вероятностей безотказной работы: РАЛУ(г) - нерезервированного АЛУ; РО АЛУ(г) - дублированного АЛУ с обнаружением ошибок предлагаемым кодом; РмАЛу(г) - АЛУ резервированного мажоритарным методом
reliability and quality of complex systems. 2024;(1)
При раздельном резервировании СЭВМ (дублированием ЗУ с обнаружением ошибок в каждом канале кодом Хемминга и мажоритарным резервированием АЛУ процессора) ее вероятность безотказной работы составит: Рэвмр(0 _ РОх (0 Рмалу(0-
При общем резервировании СЭВМ методом дублирования, с обнаружением ошибок в ЗУ и АЛУ процессора на основе предлагаемого кода, вероятность безотказной работы составит
Рсэвмо(0 = [Рзупм(0 Ралук(0 (2 - Рзупм(0 Ралук(О)] робн рп^).
На рис. 3 представлены графические характеристики вероятностей безотказной работы: нерезервированной СЭВМ, резервированной мажоритарным методом и методом дублирования с замещением.
РЭЕМО) 0 3 РЭВМСКО06
рэвмрсо04
0.2
О
0 2x104 4хЮ4 б*104 SxlO4 lxio5 t
Рис. 3. Вероятности безотказной работы: Р(0 - нерезервированной СЭВМ; PM(t) - резервированной СЭВМ мажоритарным методом; PD(t) - резервированной СЭВМ методом дублирования с замещением
Заключение
В результате проведенных исследований установлено, что использование предлагаемого кода при равных аппаратурных затратах с кодом Хемминга позволяет обнаруживать и корректировать одиночные ошибки при считывании информации с прямых и инверсных выходов ЗУ и обнаруживать двойные ошибки (код Хемминга позволяет только их обнаруживать).
При организации дублирования предлагаемый код обнаруживает ошибки в АЛУ при выполнении процессорных функций в резервных каналах, что позволяет сократить аппаратурные затраты на 33 % по отношению к мажоритарному методу резервирования.
В результате сравнительной оценки вероятностей безотказной работы дублированной СЭВМ, реализующей общее резервирование с замещением и обнаружением ошибок в резервных каналах на основе предлагаемого кода, с вероятностью безотказной работы СЭВМ, реализующей раздельное резервирование на основе кода Хемминга и мажоритарного метода резервирования, установлено, что предлагаемый метод дублирования позволяет обеспечить выигрыш в вероятности безотказной работы СЭВМ на всем периоде ее эксплуатации.
Список литературы
1. Павлов А. А., Царьков А. Н., Романенко Ю. А. [и др.]. Обнаружение и коррекции ошибок в устройствах хранения информации // Приборы и системы. Управление, контроль, диагностика. 2023. № 2. С. 52-57.
2. Павлов А. А., Павлов А. А., Павлов А. П. [и др.]. Контроль процессора в автоматизированных измерительных системах // Измерительная техника. 2011. № 2. С. 12-15.
3. Павлов А. А., Павлов Ал. А., Павлов П. А. [и др.]. Метод контроля АЛУ при выполнении арифметических и логических операций // Контроль. Диагностика. 2011. № 3 (153). С. 48-54.
4. Преснухин Л. Н., Нестеров П. В. Цифровые вычислительные машины. М. : Высш. шк., 1981. 511 с.
5. Щербаков Н. С. Самокорректирующиеся дискретные устройства. М. : Машиностроение, 1975. 214 с.
6. Щербаков Н. С. Достоверность работы цифровых устройств. М. : Машиностроение, 1989. 224 с.
7. Naseer R., Draper J. Parallel Double Error Correcting Code Design to Mitigate Multi-Bit Upsets in SRAMs // Information Sciences Institute University of Southern California, IEEE Trans Device. Mater. 2008. Vol. 6. P. 222-225.
8. Prager K., Vahey M., Farwell W. [et al.]. A fault tolerant signal processing computer // Dependable Systems and Networks 2000 (DSN 2000) : proceedings of International conference. New York, USA, 2000. P. 169-174.
9. Северцев Н. А., Зацаринный А. А. Учет случайности нагрузки и прочности в расчетах надежности конструкций оборонных технических систем для безопасной работы // Надежность и качество сложных систем. 2017. № 4. С. 90-96.
10. Теличкань В. С., Увайсов С. У., Иванов И. А. Влияние ударных воздействий на показатели качества оптических систем посадки самолетов // Надежность и качество сложных систем. 2018. № 1. С. 9з-100.
References
1. Pavlov A.A., Tsar'kov A.N., Romanenko Yu.A. et al. Detection and correction of errors in information storage devices. Pribory i sistemy. Upravlenie, kontrol', diagnostika = Devices and systems. Management, control, diagnostics. 2023;(2):52-57. (In Russ.)
2. Pavlov A.A., Pavlov A.A., Pavlov A.P. et al. Processor control in automated measuring systems. Izmeritel'naya tekhnika = Measuring equipment. 2011;(2): 12-15. (In Russ.)
3. Pavlov A.A., Pavlov Al.A., Pavlov P.A. et al. The method of ALU control when performing arithmetic and logical operations. Kontrol'. Diagnostika = Control. Diagnostics. 2011;(3):48-54. (In Russ.)
4. Presnukhin L.N., Nesterov P.V. Tsifrovye vychislitel'nye mashiny = Digital computing machines. Moscow: Vyssh. shk., 1981:511. (In Russ.)
5. Shcherbakov N.S. Samokorrektiruyushchiesya diskretnye ustroystva = Self-correcting discrete devices. Moscow: Mashinostroenie, 1975:214. (In Russ.)
6. Shcherbakov N.S. Dostovernost' raboty tsifrovykh ustroystv = Reliability of digital devices. Moscow: Mashinostroenie, 1989:224. (In Russ.)
7. Naseer R., Draper J. Parallel Double Error Correcting Code Design to Mitigate Multi-Bit Upsets in SRAMs. Information Sciences Institute University of Southern California, IEEE Trans Device. Mater. 2008;6:222-225.
8. Prager K., Vahey M., Farwell W. et al. A fault tolerant signal processing computer. Dependable Systems and Networks 2000 (DSN 2000): proceedings of International conference. New York, USA, 2000:169-174.
9. Severtsev N.A., Zatsarinnyy A.A. Taking into account the randomness of load and strength in calculations of reliability of structures of defense technical systems for safe operation. Nadezhnost' i kachestvo slozhnykh system = Reliability and quality of complex systems. 2017;(4):90-96. (In Russ.)
10. Telichkan' V.S., Uvaysov S.U., Ivanov I.A. The impact of shock effects on the quality indicators of optical aircraft landing systems. Nadezhnost' i kachestvo slozhnykh system = Reliability and quality of complex systems. 2018;(1):93-100. (In Russ.)
Информация об авторах / Information about the authors
Александр Алексеевич Павлов
доктор технических наук , профессор, профессор кафедры материаловедения и ремонта вооружения, Филиал Военной академии Ракетных войск стратегического назначения имени Петра Великого (Россия, г. Серпухов, ул. Бригадная, 17) E-mail: Pavlov_iif@mail.ru
Алексей Николаевич Царьков
доктор технических наук , профессор,
председатель правления института,
Институт инженерной физики
(Россия, г. Серпухов, Большой Ударный пер., 1а)
E-mail: info@iifrf.ru
Юрий Александрович Романенко
доктор технических наук , профессор,
ведущий научный сотрудник,
Филиал Военной академии Ракетных войск
стратегического назначения имени Петра Великого
(Россия, г. Серпухов, ул. Бригадная, 17)
E-mail: Romanenko-55@inbox.ru
Aleksandr A. Pavlov
Doctor of technical sciences, professor, professor of the sub-department of materials science and armament repair, Branch of the Military Academy of the Strategic Missile Forces named after Peter the Great (17 Brigadnaya street, Serpukhov, Russia)
Aleksey N. Tsarkov
Doctor of technical sciences, professor, chairman of the board of the Institute, Institute of Engineering Physics (1a Bolshoi Udarny lane, Serpukhov, Russia)
Yuriy A. Romanenko
Doctor of technical sciences, professor, leading researcher,
Branch of the Military Academy of Strategic Missile Forces named after Peter the Great (17 Brigadnaya street, Serpukhov, Russia)
Игорь Игоревич Корнеев
кандидат технических наук, доцент, начальник кафедры материаловедения и ремонта вооружения, Филиал Военной академии Ракетных войск стратегического назначения имени Петра Великого (Россия, г. Серпухов, ул. Бригадная, 17) E-mail: Igor-rus 83@mail.ru
Александр Юрьевич Романенко
кандидат технических наук, научный сотрудник, Институт инженерной физики (Россия, г. Серпухов, Большой Ударный пер., 1а) E-mail: romanen79@ mail.ru
Максим Игоревич Макеев
адъюнкт,
Филиал Военной академии Ракетных войск стратегического назначения имени Петра Великого (Россия, г. Серпухов, ул. Бригадная, 17) E-mail: maxmakeev37@gmail.com
Федор Алексеевич Павлов
научный сотрудник,
Филиал Военной академии Ракетных войск стратегического назначения имени Петра Великого (Россия, г. Серпухов, ул. Бригадная, 17) E-mail: Pavlov_iif@mail.ru
Igor I. Korneev
Candidate of technical sciences, associate professor,
head of the sub-department of materials
science and armament repair,
Branch of the Military Academy of Strategic
Missile Forces named after Peter the Great
(17 Brigadnaya street, Serpukhov, Russia)
Alexander Yu. Romanenko
Candidate of technical sciences, researcher,
Institute of Engineering Physics
(1a Bolshoi Udarny lane, Serpukhov, Russia)
Maxim I. Makeev
Adjunct,
Branch of the Military Academy of Strategic Missile Forces named after Peter the Great (17 Brigadnaya street, Serpukhov, Russia)
Fedor A. Pavlov
Researcher,
Branch of the Military Academy of Strategic Missile Forces named after Peter the Great (17 Brigadnaya street, Serpukhov, Russia)
Авторы заявляют об отсутствии конфликта интересов / The authors declare no conflicts of interests.
Поступила в редакцию/Received 25.01.2024 Поступила после рецензирования/Revised 10.02.2024 Принята к публикации/Accepted 28.02.2024
