Этапы проектирования радиационно-стойких микросхем Текст научной статьи по специальности «Компьютерные и информационные науки»

схему 1882ВЕ53УМ были зафиксированы только тиристорные эффекты. При воздействии ионов Кг84 с ЛПЭ(81) - 40 МэВ на микросхему 1882ВЕ53У были зафиксированы и одиночные сбои, и тиристорные эффекты. При воздействии ионов Хе131 с ЛПЭ(81) - 60 МэВ на микросхему 1830ВЕ32У были зафиксированы только одиночные сбои [6].

Список литературы:

1. Стешенко В. и др. Проектирование СБИС типа «Система на кристалле». Маршрут проектирования. Синтез схемы // Электронные компоненты. -2009. - № 1.

2. Яньков А.И. Состояние и перспективы разработки радиационно-стой-кой элементной базы во ФГУП «НИИЭТ» / А.И. Яньков, В.П. Крюков, Д.Е. Чибисов // Научно-технический журнал «Моделирование систем и процессов». Выпуск 1-2. - ВГЛТА, 2010. - С. 99-102.

3. Зольников В.К. Формирование библиотек типовых элементов и СФ блоков / В.К. Зольников // Моделирование систем и процессов. - 2011. -№ 3. - С. 27-29.

4. Зольников В.К. Разработка схемотехнического и конструктивно-технологического базиса ЭКБ / В.К.Зольников, А.А. Стоянов // Моделирование систем и процессов. - 2011. - № 1-2. - С. 28-30.

5. Яньков А.И. Методы обеспечения сбоеустойчивости к одиночным событиям в процессе проектирования для микропроцессоров К1830ВЕ32УМ и 1830ВЕ32У / А.И. Яньков, В.А. Смерек, В.П. Крюков, В.К. Зольников // Моделирование систем и процессов. - 2012. - № 1. - С. 92-95.

6. Зольников В.К. Проектирование современной микрокомпонентной базы с учетом одиночных событий радиационного воздействия / В.К. Зольников // Моделирование систем и процессов. - 2012. - № 1. - С. 27-30.

ЭТАПЫ ПРОЕКТИРОВАНИЯ

РАДИАЦИОННО-СТОЙКИХ МИКРОСХЕМ

© Зольников К.В.*

Воронежская государственная лесотехническая академия, г. Воронеж

Рассмотрена методика проектирования микросхем с учетом радиационных эффектов. Данная концепция апробирована при проектировании радиационно-стойких микросхем в ОАО «Научно-исследовательский институт электронной техники».

Ключевые слова САПР, проектирование, радиация, микросхема.

* Аспирант.

В настоящее время процесс проектирования уже не укладывается в четкую линейную систему, когда проектирование осуществлялось строго по нисходящему маршруту от разработки спецификации до создания и тестирования прототипа [1-3]. Сейчас на смену этому типу проектирования приходит спиралевидная методология, где работы выполняются одновременно по 4-м направлениям: разработка программного обеспечения, разработка RTL-кода, логический синтез и физический синтез [4-5].

Следует отметить, что проектирование осуществляется на основе системной интеграции - это объединение проектной информации по всем аппаратным блокам и программным составляющим в единый комплект документации для передачи на производство. Здесь же происходит программно-аппаратная верификация, задача которой проверить, насколько корректно работают совместно все составляющие системы на кристалле: цифровые блоки, аналоговые блоки, ВЧ-тракты и разработанное ПО [5].

При этом, при проектировании микросхем четко выделяют четыре основных уровня иерархии: системный уровень, функционально-логический уровень, схематический уровень и топологический уровень.

На каждом из этих этапов проектирования необходимо верифицировать объект проектирования на правильность его работы.

Проектирование СБИС на системном уровне

Системный уровень - начальный этап проектирования СБИС. Он начинается с идентификации целей и задач выполняемых проектируемой системой, определения основных эксплуатационно-технических свойств, допустимых потребляемых мощностей, времени, необходимым для разработки и т.п. На основании этих свойств создается системная спецификация, которая может выступать частью технического задания на разработку системы. На системном уровне решаются следующие задачи:

1. Минимизация покрытия логической функции.

2. Создается и анализируется высокоуровневая поведенческая модель всей системы, включая приемно-передающие тракты, каналы связи и т.п. Поведенческая модель системы формируется в виде блок-схемы в графическом редакторе Block Diagram Editor и может включать в себя следующие типы блоков: элементы из основной библиотеки SPW; элементы из дополнительных библиотек SPW; высокоуровневые модели IP-блоков; блоки, описанные на языках программирования С, C++; блоки, описанные на языках VHDL, Verilog, SystemC; математические модели в формате программного пакета MATLAB (М-файлы и МЕХ-файлы). Сформированная поведенческая модель сохраняется в библиотеке SPW b виде отдельного схемного символа, который имеет свое название, графическое представление и порты для ввода и вывода данных.

3. Выбирается макроархитектура будущей СБИС: программируемые IP-ядра, шины, контроллеры, память и т.д. Этот этап работ, как правило, вы-

полняется совместно представителями заказчика и разработчика СБИС. Также при необходимости здесь производится декомпозиция на программную и аппаратную составляющие.

4. Проводится анализ тестопригодности - одного из наиболее важных показателей, который должен учитываться при проектировании. Низкий уровень тестопригодности изделия приводит к увеличению времени и ухудшению качества тестирования изделия, как на стадии производства, так и на стадии эксплуатации.

5. Разрабатываются спецификации на проектирование СБИС целиком и отдельных блоков.

Для верификации разработанной поведенческой модели необходимо создать тестовое окружение (Testbench) системы. Кроме символа системы тестовое окружение, как правило, включает в себя генераторы входных сигналов и блоки отображения выходной информации. Блоки генерации и отображения сигналов могут быть выбраны из основной или дополнительной библиотеки SPW. Необходимо, чтобы тестовое окружение позволяло полностью верифицировать функционирование системы.

Верификация разработанной поведенческой модели должна осуществляться путем компьютерного моделирования с использованием SPW. Если в процессе верификации обнаружены какие-либо отклонения от требований системной спецификации, то следует скорректировать поведенческую модель и повторить моделирование.

Проектирование СБИС на функционально-логическом уровне

СнК может включает в себя несколько программируемых процессорных блоков. Разработчик должен принять решение о том, какие блоки поведенческой модели будут в последствии реализованы на аппаратном уровне, а какие - на программном в виде встроенного в СнК программного обеспечения. В итоге требуется, чтобы были получены спецификации на разработку программного обеспечения и отдельно на разработку каждого аппаратно реализуемого блока.

Разработка алгоритма функционирования может выполняться автоматизированными средствами SPW и HDS в следующем порядке.

Сначала разрабатывается и верифицируется алгоритм работы блока, построенный из функционирующих элементов с точностью до плавающей десятичной запятой (floating point). Здесь разрешается использовать только элементы библиотек SPW.

На следующем шаге в блок-схеме алгоритма следует заменить элементы типа floating point на элементы, функционирующие с точностью до фиксированного количества знаков после десятичной запятой (fixed point), из библиотеки HDS. Для тех элементов floating point, которые не имеют аналогов в библиотеке HDS, должны быть созданы иерархические структурные описа-

ние. На промежуточных стадиях перехода допускается одновременное использование элементов как floating point, так и fixed point. В результате все элементы должны быть только типа fixed point.

Для алгоритма на уровне элементов с фиксированной запятой необходимо установить разрядность блоков. Следует учитывать, что уменьшение разрядности приводит к снижению точности вычислений, а увеличение - в сильной степени затрудняет последующую реализацию на логическом и физическом уровнях.

На следующем этапе разработчик формирует архитектуру блока. Т.е. алгоритмической модели на уровне операций ставится в соответствие архитектурная модель на уровне логических элементов из библиотеки HDS. При помощи программных инструментов HDS из описания системы на уровне блоков аппаратной архитектуры производится генерация в описание уровня регистровых передач - RTL. Генерация выполняется в автоматизированном режиме под управлением разработчика. На выходе должно быть получено RTL-описание на языках VHDL или Verilog.

Затем идет проектирование цифровых и аналоговых блоков отдельно. При проектировании цифровой части решаются следующие задачи:

1. RTL-кодирование - разработка функционального описания блока на языках VHDL или Verilog - может выполняться как в ручном, так и в автоматизированном режимах.

2. RTL-моделирование - моделирование схемы в терминах потоков сигналов (или пересылок данных) между аппаратными регистрами и логическими операциями над данными сигналами.

3. Логический синтез - процесс автоматизированного создания электрической (логической) схемы на базе RTL-описания и библиотек элементов логического уровня.

4. Логическое моделирование, которое обычно сводится к статическому временному анализу списка цепей, полученному в результате логического синтеза. В отдельных случаях, когда размерность списка цепей невелика, можно выполнять моделирование на вентильном уровне.

5. Определяются параметры типовых элементов в зависимости от внешнего воздействия ОЯЧ.

Моделирование эффектов радиации на функционально-логическом уровне затрудняется из-за следующих нерешенных задач:

- сложность математического описания перевода процесса со схемотехнического уровня на функционально-логический уровень;

- большие вычислительные затраты, связанные с увеличением числа элементов;

- отсутствие четкой методологии деградирующих элементов и критериев включения их в библиотеку элементов.

Проектирование СБИС на схемотехническом уровне

Данный этап выполняется в две стадии: до проектирования топологии и после него. Второй этап выполняется с учетом паразитных элементов схемы, полученных автоматически, с помощью программ экстракции, поставляемых в комплекте с программами схемотехнического моделирования. В зависимости от сложности проекта циклы схемотехнического моделирования и проектирования топологии могут выполняться на разных уровнях иерархии проекта, чередуясь с этапами верификации топологии и коррекции электрической схемы. Схемотехническое моделирование выполняется с учетом технологического разброса параметров компонентов СБИС.

Схемотехническое моделирование заключается в определении времени переключения типовых элементов, нагрузочных способностей, помехоустойчивости и др. в том числе и за счет радиационного воздействия, температуры и других внешних факторов. Это позволяет получить «реальными» значения задержек, нагрузочных способностей и параметров моделирования, соответствующих определенным внешним воздействующим факторам: дозе радиации, температуре и т.п. Именно схемотехнический уровень позволяет получить моделирование типовых элементов микросхемы в зависимости от специального воздействия на этот элемент. Для моделирования радиационного воздействия корректируются характеристики моделей данного уровня: характеристики моделей транзисторов, пороговое напряжение, подвижность. Данные модели в настоящее время требуют корректировки в связи с возникновением новых эффектов вследствие уменьшения проектных норм, а также изменения условий эксплуатации микроэлектроники космического назначения.

Затем производится верификация электрической схемы путем расчетов узлов в ней по SPICE подобным программам.

Учитывая то, что вычислительные возможности не позволяют провести верификацию всей схемы на схемотехническом уровне, проводится повторная функционально-логическая верификация, генерация тестов, поиск и анализ дефектов, уже с реальными параметрами элементов, соответствующими их деградации при определенных уровнях облучения, температуре окружающей среды и т.п.

Проектирование аналоговой части сводится фактически только к схемотехническому анализу и моделированию.

Проектирование СБИС на топологическом уровне

Процедура верификации топологии выполняется в три стадии: контроль технологических норм, проверка на соответствие топологии исходной схеме, экстракция паразитных элементов и последующее моделирование. Процедура подготовки блока к интеграции в большой степени зависит от специфики всей разрабатываемой системы и технологии ее изготовления. Час-

то сюда входит добавление в топологию специальных экранирующих областей для защиты от «сильношумящей» цифровой части, добавление в топологию технологических символов и т.д.

На выходе маршрута должны быть получены: топология (GDSП или DFП), список цепей (EDIF, Verilog, VHDL, DFП) и производственные тесты. Кроме того, в ходе реализации проекта должны быть получены 1Р блоки.

Список литературы:

1. Конарев М.В. Учет радиационного воздействия при верификации объектов проектирования на разных этапах маршрута проектирования / М.В. Конарев // Моделирование систем и процессов. - Воронеж: Издательство типографии Воронежского государственного университета. - 2009. -№ 1, 2. - С. 36-42.

2. Зольников В.К. Формирование библиотек типовых элементов и СФ блоков / В.К. Зольников // Моделирование систем и процессов. - 2011. -№ 3. - С. 27-29.

3. Зольников В.К. Разработка схемотехнического и конструктивно-технологического базиса ЭКБ / В.К. Зольников, А.А. Стоянов // Моделирование систем и процессов. - 2011. - № 1-2. - С. 28-30.

4. Яньков А.И. Методы обеспечения сбоеустойчивости к одиночным событиям в процессе проектирования для микропроцессоров К1830ВЕ32УМ и 1830ВЕ32У / А.И.Яньков, В.А. Смерек, В.П.Крюков, В.К. Зольников // Моделирование систем и процессов. - 2012. - № 1. - С. 92-95.

5. Зольников В.К. Проектирование современной микрокомпонентной базы с учетом одиночных событий радиационного воздействия / В.К. Зольников // Моделирование систем и процессов. - 2012. - № 1. - С. 27-30.

ОСОБЕННОСТИ РАЗРАБОТКИ И ПРИМЕНЕНИЯ ВИРТУАЛЬНОГО ТРЕНАЖЕРА МОРСКОГО НАВИГАЦИОННОГО ПРИБОРА «МАГНИТНЫЙ КОМПАС»

© Катышова Н.В.*, Шиков А.Н.*

Санкт-Петербургский национальный исследовательский университет информационных технологий, механики и оптики, г. Санкт-Петербург

В статье представлены основные этапы создания виртуального тренажера «Магнитный компас», описана технология его применения, ис-

* Студент.

* Доцент кафедры Интеллектуальных технологий в гуманитарной сфере, кандидат технических наук.