CC BY
59
УДК 621.396.6.04.(075)
ДИАГНОСТИКА ВЫЧИСЛИТЕЛЬНЫХ МОДУЛЕЙ САМОЛЁТА 8иРЕШЕТ-100 МЕТОДОМ ГРАНИЧНОГО СКАНИРОВАНИЯ
11 2 © 2014 В. М. Гречишников , А. А. Курицкий , И. Ю. Мануйлов
1 Самарский государственный аэрокосмический университет имени академика С.П. Королёва (национальный исследовательский университет)
ОАО «Ульяновское конструкторское бюро приборостроения»
В статье рассматриваются вопросы поиска, локализации и идентификации производственных дефектов печатных плат цифровых модулей бортового оборудования самолёта Superjet-100 c использованием метода граничного сканирования.
Граничное сканирование, печатная плата, ЛАО-интерфейс, дефекты, диагностика, тестовое покрытие, локализация и визуализация дефектов.
Введение
В настоящее время для выявления производственных дефектов печатных плат (1111) большинство разработчиков и производителей пользуются функциональными тестами. При штатном прохождении тестовой задачи изделие признаётся полностью работоспособным. Однако если в процессе функционального тестирования выявлены отклонения от ожидаемого результата, то возникает задача по поиску причины отказа. Чаще всего такими причинами являются производственные дефекты: отсутствие на плате необходимых компонентов, несоблюдение «цоко-лёвки» при установке элемента на 1111, наличие коротких замыканий «к.з.», несанкционированных потенциалов и непропаянных контактов.
В этом случае поиск дефектов на собранных 11 , особенно многослойных и содержащих микросхемы в BGA корпусах, становится весьма трудоёмкой, а зачастую и неразрешимой задачей, требующей значительных затрат рабочего времени и высокой квалификации персонала. Во многих случаях это приводит к полной выбраковке дорогостоящих 11 и, следовательно, к неоправданным материальным затратам.
В последние годы рядом зарубежных фирм активно рекламируются аппаратно-программные средства поиска и локализации производственных дефектов ПП. Наиболее широко представлены разработки таких фирм, как Flynn Systems (США), Corelis (США), JTAG-Technologies (Голландия), Goepel Electronics GmbH (Германия), JTAG TECT (Израиль).
Как показал анализ мировых достижений, наиболее широким набором функциональных возможностей обладают технологии граничного сканирования на основе встроенного в цифровые микросхемы высокой степени интеграции (ПЛИС, микроконтроллеры) JTAG-интерфейса. Основными преимуществами JTAG-технологий, наряду с возможностью «заливки» ПО, являются [1, 2]:
- возможность закладывать максимально высокий уровень тестового покрытия на этапе разработки принципиальной схемы устройства с визуализацией её «узких мест»;
- выбор элементной базы с учётом максимального тестового покрытия;
- оценивание уровня тестового покрытия будущего изделия по его программным моделям без дорогостоящего физического эксперимента;
- расширение области диагностического покрытия за счёт подключения к изделию внешних плат, содержащих элементы, поддерживающие JTAG-интерфейс;
- проведение оперативного поиска, локализации, визуализации и идентификации дефектов на виртуальных и реальных печатных платах;
- на основе таких технологий могут быть созданы рабочие места по контролю и диагностике собранных печатных плат, не требующие высокой квалификации персонала в области практического программирования.
В результате проведённого анализа аппаратно-программных средств диагностики печатных плат предпочтение было отдано пакету Provision (фирма JTAG-Technologies, Голландия). Это связано с тем, что данный пакет обладает более широким набором функций и более высоким уровнем автоматизации диагностических процедур по сравнению с другими аппаратно-программными средствами.
В качестве тестируемого изделия была выбрана печатная плата МВД-10 (модуль ввода данных), входящая в состав бортового радиоэлектронного оборудования самолёта Superjet-100.
Целью исследований является экспериментальное подтверждение возможностей выявления, локализации и идентификации искусственно привнесённых в эталонную плату дефектов типа «короткое замыкание» и «непропаянный контакт» под микросхемами в корпусах типа BGA, к ножкам которых после монтажа на плате нет физического доступа c помощью измерительных средств.
Назначение платы и характеристика
примененной элементной базы
Модуль выдачи данных МВД-10 предназначен для обеспечения достоверности выдаваемых данных различными
источниками информации (вычислительными устройствами) методом сравнения информационных потоков, передаваемых по нескольким каналам.
Для реализации заданных алгоритмов обработки информации в модуле МВД-10 используются три идентичных ПЛИС (D5, D30, D36): EP3C55F484I7 (Altera) (здесь и далее приводятся ссылки на условные обозначение компонентов платы в соответствии с принципиальной схемой [3]).
Каждая из указанных ПЛИС имеет полноценный встроенный JTAG-интерфейс поддерживают стандарт IEEE 1149.1, порты JTAG-интерфейсов данных ИМС выведены на отдельные внешние разъёмы X2, X3, X4 [4].
Конфигурирующая память на ИМС (EPCS16SI8N) только двумя выводами подключена к ячейкам регистров граничного сканирования ПЛИС и поэтому имеет незначительные возможности по тестированию линий связи.
Остальные компоненты схемы модуля МВД-10 не имеют встроенного JTAG-интерфейса и представляют собой кластерные области, которые также могут быть протестированы. На рис.1 показаны компоненты, имеющие встроенный JTAG-интерфейс (серого цвета) и кластерные области (светло-серого цвета), которые доступны для тестирования методом граничного сканирования при условии использованием дополнительного внешнего оборудования в виде плат DIOS [1].
Из анализа структуры и расположения JTAG-интерфейсов ИМС ПЛИС (D5, D30 и D36) на плате модуля МВД-10 следует, что с помощью JTAG-интерфейса обеспечивается доступ к основным шинным магистралям схемы, и это в принципе позволяет диагностировать их состояние (разрывы, короткие замыкания, несанкционированный потенциал, дефекты подтягивающих резисторов).
Рис. 1. Микросхемы с элементами периферийного сканирования (серого цвета) и кластерные области (светло-серого цвета) на плате модуля МВД-10
Разработка проекта для периферийного сканирования платы МВД-10
Разработка проекта по периферийному тестированию платы модуля МВД-10 в пакете РгоУ18Юп требует использования первичной проектной документации: файла межкомпонентных связей (принципиальной схемы №1^1) и файлов описания ЛЛО-интерфейса ПЛИС формата «В8БЬ»[4].
Соответствующий файл принципиальной схемы модуля МВД-10 -«net10.net» был предоставлен разработчиком изделия.
Файлы описания структуры JTAG-интерфейса ПЛИС EP3C55F484I7 (Altera) и «EP3C55F484.BSD» были получены из технической документации производителя [5].
Исходная информация в виде файла net-листа была введена в проект с помощью окна-подсказки, показанного на рис. 2.
Рис. 2. Ввод файла принципиальной схемы МВД-10 «net10.net» в проект
Для правильной идентификации файла net-листа программой ProVision необходимо указать, в какой проектной среде (в рассматриваемом случае Pcad) был сгенерирован данный файл.
После ввода исходных данных был сформирован список всех компонентов принципиальной схемы модуля МВД-10 в Device Manager программы ProVision.
В этом списке каждому компоненту схемы необходимо подобрать его диагно-
стическую модель (рис. 3). С этой целью для каждого компонента схемы осуществляется поиск или импорт подходящей модели опциями «Import Model» или «Find Model» из библиотеки пакета ProVision (C:\Bst32\ProVision\models/modellib).
Если модель не найдена в библиотеке, то её можно создать самостоятельно, используя опцию «Create Model» (рис. 3).
Рис. 3. Поиск и подбор диагностических моделей компонент модуля МВД-10
Если модели не найдены в библиотеке или по каким-то причинам не созданы, как, например, для ИМС D10, D14, D15, D16 (пустые строки в таблице на рис. 3), то данные компоненты при тестировании программой ProVision не рассматриваются и из тестирования исключаются.
Тестирование реальной платы МВД-10 методом периферийного сканирования
Созданный проект позволяет протестировать реальную плату МВД-10 и выявить на ней имитированные основные дефекты: короткое замыкание между линиями связи и разрыв цепи (непропай контакта).
Подключение платы МВД-10 по интерфейсу USB к персональному компью-
теру (PC), на котором установлен лицензионный пакет JTAG ProVision CD20+SP1+Visualizer 3.3 фирмы JTAG Technologies, осуществлялось с помощью двухпортового контроллера TAP портов JT 3705/USB.
На плате модуля МВД-10 расположены три отдельных внешних разъёма-TAP портов JTAG-интерфейсов ПЛИС D5, D30 и D36. Для подключения трёх TAP портов платы МВД-10 к двум TAP портам контроллера JT3705/USB можно использовать различные варианты коммутации. Наиболее удобным, с минимальным числом дополнительных соединений, является вариант параллельно-
последовательного подключения TAP портов платы МВД-10 к двухпортовому контроллеру JT3705/USB (рис. 4).
Рис. 4. Подключение платы МВД-10 к контроллеру TAP портов JT3705/USB
Конфигурирование соединения TAP портов контроллера с соответствующими TAP портам платы МВД-10 в TAP Connection программы Provision показано на рис. 5. Для подключения к порту TAP2 контроллера двух последовательно соединённых в JTAG цепочке разъёмов X3 и X4 платы МВД-10 использована опция «Seria»l - последовательное соединение портов ТАР1 и ТАР2.
Для проверки правильности формирования JTAG-цепочек, их надлежащего соединения с портами контроллера и отсутствия в них каких-либо дефектов был использован инфраструктурный тест «Infrastructure Test». Данный тест создан с помощью приложения «Application» про-
граммой Provision. Описание методики создания инфраструктурного теста изложено в [6].
Результат выполнения инфраструктурного теста платы МВД-10 подтвердил отсутствие каких-либо дефектов на испытуемой плате, ранее протестированной функциональным тестом.
На рис. 6 показаны основные фрагменты выполнения инфраструктурного теста платы МВД-10: захват тестовых векторов в регистр инструкций (IR) для проверки целостности JTAG-цепочек и считывание идентификационного кода микросхем D5, D30 и D36, с помощью которого можно выявлять контрафактные микросхемы.
Name
Pin id
Type
3-if INFRA Infrastructure
Notes
Net statistics Tap connections [¡H Board Connections: 0 Ë'iJgi Boards: 1
+ «net10_1 H£net10
+ Application J Interconnect...
TAP Connections:
TAP Communicator Delay TCK Delay
Tester ТАР Connection Board TAP Board
□ ТАР 1 □-И Direct ■ D5 net 1 DJ
□ ТАР 2
-■■ Serial HÊ Stream
:■■■■ Local ТАР 1 Q-Q Direct □ D3S net 10 1
■■■ Local ТАР 2 Q-Q Direct □ D3D net 1 DJ
Рис. 5. Конфигурирование соединения TAP портов контроллера и платы МВД-10
Рис. 6. Выполнение без ошибок инфраструктурного теста (IS Test) платы МВД-10
Безошибочное выполнение инфраструктурного теста (IS Test) позволяет c помощью приложения Application создать, сгенерировать и запустить тест межэлементных соединений «Interconnect Test».
Создание и выбор опций Interconnect Test изложено в [7]. На рис.7 представле-
ны окна установки опций, генерации и исполнения теста межэлементных связей, а на рис. 8 приведён результат выполнения Interconnect Test для эталонной платы МВД-10.
Окно выбора опций и выявляемых дефектов Interconnect Test
Рис. 7. Окна установки опций, генерации и исполнения теста межэлементных связей
Рис. 8. Диагностическое поле векторов Drive-Seme эталонной платы МВД-10 и результат выполнения теста межэлементных связей
Выполнение теста межэлементных связей показывает, что предъявленная для тестирования плата МВД-10 не имеет каких-либо структурных дефектов, то есть является эталонной.
Одним из основных преимуществ метода периферийного сканирования является обнаружение структурных дефектов платы («к.з.», обрыва связей и т. п.) без физического доступа измерительного оборудования к её контактам. Для определения
эффективности такой диагностики на эталонной плате МВД-10 были искусственно соданы два дефекта «к.з» между линиями RK5 - RK6 и RK17 -RK18. Дефекты имитировались путём короткого заыкания соотвествующих линий связи через переходные отверсти в плате (рис. 9).
Выполнением теста межэлементных связей (IC Test) оба дефекта были выявлены. При этом выполнение теста, естественно, показало наличие ошибок «Failed» (рис. 10).
Рис. 9. Имитация дефекта «короткое замыкание» между линиями связи RK5 - RK6 и RK17 - RK18
Полученные несоответствия
ожидаемых и фактически обнаруженных сигналов однозначно указывают на короткое замыкание между линями связи RK5 - RK6 (первый дефект «к.з.») и RK17 - RK18 (второй дефект «к.з.»). Программа ProVision в диагностическом отчёте (рис. 11) однозначно указывает на наличие дефекта в виде замыкания «bridge» между указанными линиями связи.
Nets / vectors , л л л л л л л л л л л
3 OL 0Z0 ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOLOZO ZOL
5 1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 Z1Z1H1 ZI
' ozozo LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LO
9 10 oz ozo oz ozo LOZOZO LOZOZO LOZOZO LOZOZO LOZ OZO LOZ OZO LOZ OZO LOZ OZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZ OZO LOZ OZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LO LO
11 oz ozo LOZOZO LOZOZO LOZ OZO LOZ OZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZOZO LOZ OZO LOZOZO LOZOZO LOZOZO LOZOZO LH
14 1Z 1Z1 H1Z1Z1 H1Z1Z1 HIZ1Z1 HIZ 1Z1 H1Z1Z1 H1Z1Z1 HIZ1Z1 LOZOZO LOZOZO LOZOZO LOZ OZO LOZOZO LOZOZO LOZOZO LOZOZO LO
16 1Z 1Z1 H1Z1Z1 H1Z1Z1 LOZ OZO LOZ OZO LOZOZO H1Z1Z1 HIZ1Z1 LOZOZO LOZOZO LOZOZO HIZ 1Z1 H1Z1Z1 H1Z1Z1 LfJzEJzE LOZOZO Hl
19 oz ozo H1Z1Z1 HIZ1Z1 LOZ OZO H1Z1Z1 LOZOZO HIZ1Z1 LOZOZO H1Z1Z1 LOZOZO HIZ 1Z1 LOZOZO H1Z1Z1 L0ZQZE3 H1Z1Z1 Г1
20 21 1Z 1Z1 1Z 1Z1 LEZQZQ LOZOZO H1Z1Z1 LOZOZO LEZQZB LOZ OZO Hiz iz: HIZ 1Z1 % Execut LOZOZO on status: H1Z1Z1 Applicatio LOZOZO _1:Interc H1Z1Z1 unnect Tes LOZOZO _ HIZ1Z1 u LOZ OZO —gs—i H1Z1ZI H1Z1Z1 LBzBz8 LOZOZO HIZ1Z1 LOZOZO LOZOZO H1Z1Z1 Hl Hl
25 26 oz ozo 1Z 1Z1 LOZOZO H1Z1Z1 LOZ HIZ zo ZI LOZ 0Z( HIZ IZ: Failed H1Z1Z1 LOZOZO H1Z1Z1 LOZOZO LBZBZB HIZ1Z1 LOZOZO H1Z1Z1 LOZOZO Hl LO
27 2В 1Z 1Z1 1Z 1Z1 H1Z1Z1 H1Z1Z1 H1Z H1Z ZI ZI hiz iz: hiz iz: H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 HIZ1Z1 HIZ1Z1 H1Z1Z1 H1Z1Z1 Hl Hl
30 31 32 1Z 1Z1 1Z 1Z1 1Z 1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 HIZ H1Z HIZ ZI ZI ZI HIZ IZ: HIZ IZ: hiz iz: H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 HIZ1Z1 H1Z1Z1 HIZ1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 Hl Hl Hl
33 1Z 1Z1 H1Z1Z1 HIZ ZI hiz iz: H1Z1Z1 H1Z1Z1 HIZ1Z1 H1Z1Z1 Hl
Рис.10. Дефекты «короткое замыкание», выявленные тестом IC Test в плате МВД-10
Defects) Net (s] dt Pin Board Klet Device Pin Type Pin Nr Pin Id
net1D_1 RK17 D36 В Scan nOut V1 I0V1
Bridge RK5. RK6 D30 В Scan InOi VI I0V1
D12 5
R33 InGut 1 1
D5 В Scan nOut V1 I0V1
net 10_1 RK1S D36 BScan InQjt V2 I0V3
D3Ü BScan InQjt V2 I0V3
D12 10
R34 InQut 1 1
D6 BScan InOi V2 I0V2
Рис.11. Диагностический отчёт о наличии двух дефектов в виде короткого замыкания
Однако программа не в состоянии указать, между какими именно выводами элементов (контактами) схемы возник дефект «к.з.». Такая же неопределённость в местоположении дефекта «к.з.» отображается при визуализации дефектов. Для визуализации дефектов в программе Provision опцией «Export Coverage File For Visualizer» генерируется файл «net10_Act Coverage. imsg» [8]. Открытием файла .imsg в Visualizer и подсветкой всех выбранных цепей получают изображение, показанное на рис.12.
На этом рисунке визуализация показывает четыре сигнальных линии, между парами которых возник дефект короткого замыкания. Определить по визуализации, между какими именно парами проводников, а тем более контактами, возник дефект «к.з.», не представляется возможным. В связи с этим является актуальным дальнейшее развитие методов локализации дефектов типа «к.з.» на печатных платах электронных изделий с помощью мощного диагностического инструмента -метода периферийного сканирования.
С помощью программы Provision можно выявить также дефекты, обусловленные нарушением целостности проводников линий связи или некачественной пайкой контактов (непропай).
Неразрушающими плату МВД-10 методами создать дефект в виде разрыва линии связи не представляется возможным. В связи с этим было выполнено механическое прерывание соединительной линии RK5 между ИМС 36 и группой элементов: ИМС D5, D30, резистора R21 и входа 9 драйвера D9 (рис. 13).
Для безошибочной локализации дефекта типа «разрыв цепи» программой Provision необходимо правильно установить порядок следования ИМС D30 и D36 в общей цепочке JTAG и в окне TAP Connector (рис.14).
Рис.13. Общий вид платы МВД-10 с искусственно привнесённым дефектом в виде разрыва линии RK
ТАР Connections:
ТАР Communicator Delay ТСК Delay
Tester TAP Connection Board TAP Board
□ TAP 1 Q-E] Direct ■ D5 net 1D 1
□ TAP 2
-]■■ Serial 0C Stream
!■■■■ Local TAP 1 Q-E] Direct □ D3S netlD 1
; " Local TAP 2 Q-E] Direct □ D3D net "IDJ
Рис. 14. Конфигурация подключения TAP портов ИМС D30 и D36 в JTAG-цепочке
vectors 71 7: л 71 m 7> 7i 71 « 71 s
a, § rtrtrtrtrtrt ooopoo rtrtrtrtrtrt poopoo rtrtrtrtrtrt ppoppp rtrtrtrtrtrt oooooo FFFF
oooooo
« Is ooSSSS LnuioOfflffl ooSSSS 1Л1ЛОООЮ ooSSScj LnuioOfflffl □ОШШ Lnuioofflffl □оыыиш Lnuioofflffl oaSu
T ^ »»» ШШШШШШ mm mm mm mm
П Jl OCQOHOCO UJNIUJNftDN MONOfJO CO C3 со со и с0 -frrj-frM-^M KJQWOfJQ ijil'tj
1 [Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z
2 'ZO LOZOZO LOZOZg L OZ OZ 0 LOZOZO LOZOZO LOZ
3 'ZO ZOLOZO ZOLOZ0 ZOL Chain Board Net Device Pin Nr Device Cell Vector Cell Action Cell Value D30 netlO_l RK6 D3Q AA2 930 1 Sensor 1
4 [zi Z1H1Z1 Z1H1Z1 Z1H
5 [HI Z1Z1H1 ZEZEHI Z1Z
6 LO ZOZOLO ZOZOLO zoz
7 [ZO LOZOZO LOZOZ0 LOZ
S 'ZO LOZOZO LOZOZQ LOZ
9 (ZO LOZOZO LOZ OZ0 LOZ
10 ZO LOZOZO LOZOZ0 LOZ
11 'ZO LOZOZO LOZOZQ LOZ
1Z ZO LOZOZO LOZOZ0 LOZ
13 'ZO LOZOZO LOZOZg LOZ
14 Zl H1Z1Z1 H1Z1Z1 H1Z
15 'ZO LOZOZO LOZOZ0 LOZOZO H1Z1Z1 H1Z1Z1 H1Z
16 'ZO H1Z1Z1 H1Z1Z1 H1Z1Z1 LOZOZO LOZOZO LOZ
17 [Zl LOZOZO LOZOZ0 H1Z1Z1 LOZOZO H1Z1Z1 H1Z
IS 'ZO LOZOZO H1Z1Z1 H1Z1Z1 LOZOZO LOZOZO H1Z
1Э [zi LOZOZO H1Z1Z1 LOZOZO H1Z1Z1 LOZOZO H1Z
20 ZO H1Z1Z1 LOZOZg H1Z1Z1 LOZOZO H1Z1Z1 LOZO
Zl [zi H1Z1Z1 LOZOZ0 LOZOZO H1Z1Z1 H1Z1Z1 LOZO
22 'ZO H1Z1Z1 H1Z1Z1 LOZOZO H1Z1Z1 LOZOZO LOZO
23 Zl LOZOZO LOZ OZ0 L OZ OZ 0 H1Z1Z1 H1Z1Z1 H1Z1
24 Zl H1Z1Z1 H1Z1Z1 H1Z1Z1 LOZOZO LOZOZO LOZO
25 'ZO LOZOZO LOZOZQ LOZOZO LOZOZO LOZOZO LOZO
26 Zl H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1
27 [Zl H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1
2B Zl H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1
29 [Zl ll H1Z1Z1 1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1Z1 H1Z1
S43 errors Nets: J^ Free p Fixed Drive p Fixed Sense
Рис.15. Наличие несовпадающих сигналов в поле вектров Drive-Sense для дефекта в виде обрыва линии связи RK5
Как и следовало ожидать, выполнение теста межэлементных связей (IC Test) показало наличие ошибки, а несовпадение сигналов в поле векторов Drive-Sense (рис.15) однозначно указало наличие дефекта в виде обрыва линии связи RK5.
Диагностическая таблица дефектов программы Provision однозначно указывает на обрыв в линии подключения вывода AA1 (RK5) ИМС 36 к группе элементов D5, D30, R21 и D9 (рис.16).
Визуализация дефектного вывода AA1 микросхемы D36, подключаемого к линии RK5, однозначно локализует место образования данного дефекта непосредственно на разводке печатной платы (рис.17).
Заключение
Проведённые исследования
реальной платы МВД-10 с искусственно привнесёнными дефектами полностью подтвердили заявленные возможности пакета Provision по диагностике дефектов, что делает целесообразным создание на его основе
специализированных диагностических стендов для использования в реальных процессах производства печатных плат изделий авиационной электроники.
Рис. 16. Диагностическая таблица дефекта - обрыв вывода AA1 ИМС D36
Рис.17. Визуализация дефекта обрыв вывода AA1 (линия RK5) ИМС D36
Библиографический список
1. Иванов А.В. Новые возможности тестирования при помощи периферийного сканирования // Записки тестового инженера. Избранные статьи об электрическом контроле. Группа компаний Остэк. 2013. № 14. С. 18-21.
2. Стэнбридж Дж. Успехи и персперктивы граничного сканирования // Электронные компоненты. 2013. № 1. С. 22-26.
3. Схема принципиальная модуля МВД-10. ОАО «Ульяновское конструкторское бюро приборостроения», 2012.
4. BSDL Files Library for JTAG. URL: http://bsdl.info/view.
5. Altera. Cyclone III Device Handbook, San Jose, CA 2012.
6. Раздел «Help» компьютернойпро-граммы Provision; подраздел 3.2.1.0 «Infrastructure Test». CD20 2013-04.
7. Раздел «Help» компьютернойпро-граммы Provision, подраздел 3.4.1.0 «Interconnect Test». CD20 2013-04.
8. Раздел «Help» компьютерной программы Provision; подраздел 6.7.0.0 «Visualiser». CD20 2013-04.
Информация об авторах
Гречишников Владимир
Михайлович, доктор технических наук, профессор, заведующий кафедрой электротехники, Самарский государственный аэрокосмический университет имени академика С.П. Королёва (национальный исследовательский университет). E-mail: gv@ssau.ru. Область научных интересов: измерения, контроль, диагностика в технических системах.
Курицкий Александр
Александрович, кандидат технических наук, доцент кафедры электротехники, Самарский государственный аэрокосми-
ческий университет имени академика С.П. Королёва (национальный исследовательский университет). E-mail: Kuritskiy@gmail.ru. Область научных интересов: методы и технические средства автоматизированного контроля радиоэлектронных средств.
Мануйлов Иван Юрьевич, заместитель начальника научно-технического центра разработок, ОАО «Ульяновское конструкторское бюро приборостроения». E-mail: manuylov@ukbp.ru. Область научных интересов: авионика.
DIAGNOSTICS OF COMPUTER MODULES OF THE SUPERJET-100 AIRCRAFT USING THE METHOD OF BOUNDARY SCAN
1 1 2 © 2014 V. M. Grechishyikov1, A. A. Kuritsky1, I. Y. Manuilov2
1Samara State Aerospace University, Samara, Russian Federation 2Public Joint - Stock Company "Ulyanovsk Instrument Manufacturing Design Bureau",
Ulyanovsk, Russian Federation
The article deals with the questions of search, localization and identification of manufacturing defects in printed boards of digital modules of the aircraft Superjet-100 avionics using the method of boundary scan.
Boundary scan, printed circuit board, JTAG interface, defects, diagnostics, test coverage, localization and visualization of defects.
References
1. Ivanov A. V. New possibilities of testing using boundary scan // Notes of a test engineer. Selected articles on the electric control // Group of the companies Ostec. 2013. No. 14. C. 18-21. (In Russ.).
2. Stanbridge J. Boundary scan prospers in the design chips // Electronic components. 2013. № 1. P. 22-26. (In Russ.).
3. Principal diagram of the module MVD-10. Public Joint - Stock Company «Ulyanovsk Instrument Manufacturing Design Bureau», 2012.
4. BSDL Files Library for JTAG. URL: http://bsdl.info.view.
5. Altera. Cyclone III Device Handbook, Sаnt Jose, CA 2012.
6. Section «Help» of the computer program Provision, subsection 3.2.1.0 «Infrastructure Test». CD20 2013-04.
7. Section «Help» of the computer program Provision, subsection 3.4.1.0 «Interconnect Test». CD20 2013.
8. Section «Help» of the computer program Provision, subsection 6.7.0.0 «Visualiser». CD20 2013-04.
About the authors
Grechishnikov Vladimir Mikhailo-
vich, Doctor of Science (Engineering), Professor, Head of the Department of Electrical Engineering, Samara State Aerospace University. E-mail: gv@ssau.ru. Area of research: measurement, control, diagnostics in engineering systems.
Kuritsky Alexander Alexandrovich, Candidate of Science (Engineering), Associate Professor of the Electrical Engineering Department, Samara State Aerospace Uni-
versity. E-mail: Kuritskiy@gmail.ru. Area of research: methods and technical facilities of automated control of radio-electronic equipment.
Manuilov Ivan Yurievich, Deputy Head of the Research and Development Centre, Public Joint - Stock Company "Ulyanovsk Instrument Manufacturing Design Bureau". E-mail: manuylov@ukbp.ru. Area of research: avionics.
