Научная статья на тему 'Балансировка дифференциальных каскадов в параллельных КМОП-АЦП со складывающейся архитектурой на КНИ-подложках'

Балансировка дифференциальных каскадов в параллельных КМОП-АЦП со складывающейся архитектурой на КНИ-подложках Текст научной статьи по специальности «Электротехника, электронная техника, информационные технологии»

CC BY
214
75
i Надоели баннеры? Вы всегда можете отключить рекламу.
Ключевые слова
КМОП / АЦП / КНИ (КРЕМНИЙ НА ИЗОЛЯТОРЕ) / СМЕЩЕНИЕ / ИНТЕРФЕЙС / SOI (SILICON-ON-INSULATOR) / CMOS / ADC / OFFSET / INTERFACE

Аннотация научной статьи по электротехнике, электронной технике, информационным технологиям, автор научной работы — Рембеза C. И., Кононов В. С.

Проведен анализ способов лазерной и электрической компенсации напряжения смещения в дифференциальных каскадах КМОП-АЦП. Предложены новые способы и схемотехнические решения для электрической компенсации напряжения смещения, обеспечивающие предварительную эмуляцию и проверку работоспособности АЦП.

i Надоели баннеры? Вы всегда можете отключить рекламу.
iНе можете найти то, что вам нужно? Попробуйте сервис подбора литературы.
i Надоели баннеры? Вы всегда можете отключить рекламу.

DIFFERENTIAL CASCADE BALANCING IN SILICON-ON-INSULATOR CMOS PARALLEL FOLDING ADC

The analysis of the methods for laser and electric offset voltage compensation in differential cascades of CMOS-ADC has been made. The new methods and schematic solutions for the electric offset voltage compensation providing preliminary emulation and checking ADC performance efficiency have been offered.

Текст научной работы на тему «Балансировка дифференциальных каскадов в параллельных КМОП-АЦП со складывающейся архитектурой на КНИ-подложках»

УДК 681.324.687

С.И. Рембеза, В.С. Кононов

БАЛАНСИРОВКА ДИФФЕРЕНЦИАЛЬНЫХ КАСКАДОВ В ПАРАЛЛЕЛЬНЫХ КМОП-АЦП СО СКЛАДЫВАЮЩЕЙСЯ АРХИТЕКТУРОЙ НА КНИ-ПОДЛОЖКАХ

Проведен анализ способов лазерной и электрической компенсации напряжения смещения в дифференциальных каскадах КМОП-АЦП. Предложены новые

способы и схемотехнические решения для электрической компенсации напряжения смещения, обеспечивающие предварительную эмуляцию и проверку работоспособности АЦП.

КМОП, АЦП, КНИ (кремний на изоляторе), смещение, интерфейс S.I. Rembeza, V.S. Kononov

DIFFERENTIAL CASCADE BALANCING IN SILICON-ON-INSULATOR CMOS PARALLEL FOLDING ADC

The analysis of the methods for laser and electric offset voltage compensation in differential cascades of CMOS-ADC has been made. The new methods and schematic solutions for the electric offset voltage compensation providing preliminary emulation and checking ADC performance efficiency have been offered.

CMOS, ADC, SOI (silicon-on-insulator), offset, interface

Одним из основных факторов, влияющих на точностные характеристики КМОП-АЦП, является напряжение смещения, которое возникает из-за неидеальности характеристик транзисторов, образующих дифференциальные пары [1, 2]. Этот параметр создает проблемы при проектировании любых дифференциальных устройств (а не только АЦП) на протяжении всей истории развития линейных микросхем. Особенно остро эта проблема ощущается в последние годы, когда в полупроводниковом производстве стали массово использоваться технологии с проектными нормами 0,13-0,18 мкм. Причем, несмотря на, казалось бы, очевидный прогресс в повышении качества литографических и диффузионных процессов, улучшение идентичности характеристик элементов с одинаковыми проектными размерами происходит, как показывает практика, более медленными темпами. Поэтому необходимость принудительной компенсации напряжения смещения остается актуальной.

Способы компенсации напряжения смещения

Для компенсации напряжения смещения используют различные технологические и схемотехнические способы, которые подразделяются на две группы.

К первой группе относятся способы, основанные на использовании лазера при пережигании металлических перемычек и корректировке сопротивлений тонкопленочных резисторов [3]. Эти способы достаточно просты в схемотехнической реализации и, следовательно, более предпочтительны при минимизации площади кристалла. Основным недостатком способов лазерной компенсации является необходимость использования открытых (негерметизированных) кристаллов, что затрудняет отработку процедуры компенсации в диапазоне низких температур (до -60 °С).

Ко второй группе относятся способы, основанные на электрическом пережигании (проплавлении) плавких перемычек и управлении пороговыми напряжениями транзисторов с плавающими затворами [2, 3]. В отличие от способов первой группы, эти способы предполагают использование герметизированных кристаллов и, таким образом, свободны от ограничений при отработке процедуры компенсации в диапазоне низких температур. Основным недостатком способов второй группы является более сложная схемотехническая реализация, особенно в тех случаях, когда необходима предварительная эмуляция процесса компенсации напряжений смещения одновременно в нескольких дифференциальных каскадах.

На рис. 1 показаны базовые схемотехнические решения, которые используются в последние годы для компенсации напряжения смещения [4-6].

Электрическая схема (рис. 1 г) наиболее приемлема для применения в параллельных АЦП со складывающейся (folding) архитектурой. В отличие от схем (рис. 1 а-в), в которых требуется тщательная подгонка опорных (рис. 1 а, в) или выходных (рис. 1 б) напряжений с помощью управляемых источников тока (рис. 1 а, б) или напряжений (рис. 1 в), в этой схеме используются программирующие напряжения с логическими уровнями типа «1 из N». Здесь N - количество проходных ключей на опорном входе предусилителя.

28

Рис. 1. Основные схемотехнические решения для компенсации напряжения смещения: ивх - входное напряжение; ивых, ивых - прямое и инверсное выходные напряжения; иоп , иоп1, иоп2, иопз - опорные напряжения; ипр11 ипр2, ипрз - программирующие напряжения;

ип - напряжение питания

Схема интерфейса для электрической компенсации напряжения смещения

Важным требованием при разработке рассматриваемого ниже интерфейса являлось обеспечение возможности эмуляции и последующего фиксирования опорных напряжений, которое должно сохраняться после отключения питания. Здесь предполагается, что разрабатываемый интерфейс не должен значительно усложнять алгоритм эмуляции и компенсации напряжения смещения, чтобы не использовать накристальный контроллер и, таким образом, ограничить возможность избыточного увеличения площади кристалла.

В параллельных АЦП наиболее чувствительными к напряжению смещения являются входные предусилители. Количество таких усилителей в КМОП-АЦП со складывающейся архитектурой обычно невелико. Например, в 8-разрядном КМОП-АЦП их всего 24. Поэтому с учетом обозначенных требований была выбрана структура интерфейса, показанная на рис. 2.

В

ы

Вы

х

ВВ

хх

Рис. 2. Структура интерфейса:

Вхі - последовательный вход регистра; Т - тактовый вход регистра;

Вх2 - вход разрешения эмуляции и программирования; Вхз - вход электрического программирования; Выхэп - выход контроля эмуляции; Вьіхі - выходы (ивых; = ипрі)

На этом рисунке регистр РЕГ обеспечивает эмуляцию необходимых значений опорных напряжений на входах 24 предусилителей, которые фиксируются с помощью блока программирования ПРОГ, а М - общее количество проходных КМОП ключей для 24 предусилителей. При типичных значениях напряжения смещения 30 мВ и таком же шаге изменения опорных напряжений между соседними предусилителями в КМОП-АЦП потребуется не менее 30-60 проходных КМОП ключей для каждого предусилителя. В этом случае точность компенсации напряжения смещения будет составлять от 1 до 2 мВ соответственно при 60 и 30 проходных КМОП ключах. Для практических целей этого вполне достаточно. В результате для обеспечения независимой компенсации напряжения смещения в любой паре соседних предусилителей потребуется М = 24* N проходных КМОП ключей (Ы = 30-60). В качестве критерия правильности выбора опорных напряжений используется появление тока в цепи стоков МОП-транзисторов, подключенных по схеме «проводное ИЛИ» к выходам защелок (на рис. 1 г не показаны), входы которых соединены с выходами предусилителей (рис. 3).

На рис.4 показана электрическая схема одного разряда блока ПРОГ. В этой схеме транзисторы ТпО, ТрО - низковольтные, а транзисторы Тп1, Тп2, Тр1 - высоковольтные. Подложки всех транзисторов, кроме Тп2, подключены либо к земле (ТпО, Тп1), либо к питанию (ТрО, Тр1). Уровни напряжений на электродах низковольтных транзисторов не превышают ип = 1,8 В, а на электродах высоковольтных транзисторов - 5 В. Резисторы Я0, - поликремниевые. Сопротивление резистора

выбирается таким образом, чтобы при открытом ключе (ТпО, ТрО) логические уровни на выходе интерфейса сохраняли типовые значения: и0 ~ 0 В, их ~ ип. Процесс эмуляции производится в два этапа при ивх2 = ивх3 = ип. При этом между выходом Выхэп и питанием необходимо включить внешний резистор для контроля появления тока при переключении защелок на выходах предусилителей.

Выхэ,

Вхі

Вх

24

Рис. 3. Схема «проводного ИЛИ» для контроля процесса эмуляции: Вх1,...,Вх24 - входы; Выхэп - выход контроля эмуляции и программирования

Рис. 4. Электрическая схема одного разряда блока ПРОГ:

Вх2 - вход разрешения эмуляции и программирования (Вхі показан на рис. 2); Вхз - вход программирования; Б - защитные диоды; 5 - плавкая перемычка

Сначала осуществляется поразрядная эмуляция, в процессе которой с помощью регистра.

РЕГ на каждый предусилитель подаются программирующие напряжения с логическими уровнями типа «1 из N». В момент появления тока через выход Выхэп фиксируется параллельный М-разрядный код на выходах регистра, который позволяет идентифицироватьсоответствующий этому коду открытый ключ на опорном входе предусилителя. Далее осуществляется переход к следующему разряду (предусилителю) и определяется новый М-разрядный код. Процесс повторяется до тех пор, пока не закончится опрос всех 24 предусилителей. После этого в регистр РЕГ заносится обобщенный код, состоящий из 24 логических единиц, соответствующих открытым КМОП ключам на опорных входах предусилителей, и М-24 логических нулей. Затем производится проверка работоспособности АЦП и на этом процесс эмуляции завершается.

После завершения процесса эмуляции подобранные опорные напряжения фиксируются путем подачи на вход Вх3 отрицательного напряжения ивх3 = - (2-3) В. В этом случае при ип = 1,8 В на каждой перемычке падает напряжение около 4-5 В, что обеспечивает устойчивое пережигание перемычки.

Возможность подачи отрицательных напряжений на вход Вх3 легко обеспечивается при использовании КНИ-структуры. В данном случае удается существенно снизить требования к пробивным напряжениям р-переходов МОП-транзисторов по сравнению с объемным кремнием, что очень важно при проектных нормах 0,13-0,18 мкм. При этом сочетание в одной современной КМОП-КНИ-структуре низковольтных и высоковольтных транзисторов является обычным фактом.

Приведенная на рис.4 схема позволяет одновременно фиксировать все опорные напряжения. Однако, если учесть, что ток пережигания одной перемычки составляет около 100 мА, то общий ток через вход Вх3 может достигать 2,4 А. По этой причине программирование перемычек целесообразно производить последовательно.

После завершения процесса электрического программирования перемычек вход Вх2 и выход Выхэп заземляются, а вход Вх3 подключается к питанию.

Рассмотренный интерфейс требует использования дополнительно 5 выводов в корпусе АЦП. Это совсем немного, если учесть, что современные 8-10 - разрядные АЦП выпускаются в 128-379 -выводных корпусах [7].

Заключение

Проведенный анализ позволяет сделать следующие выводы:

1. Известные способы компенсации напряжения смещения, основанные на использовании лазера, просты в схемотехнической реализации, но не технологичны при отладке процесса компенсации в диапазоне низких температур (до -60 °С) из-за необходимости использования открытых (негерме-тизированных) кристаллов.

2. Описанные в литературе способы электрической компенсации не имеют ограничений при отладке процесса компенсации в диапазоне низких температур, но имеют ограничения по эмуляции и ориентированы на использование управляемых источников тока и напряжений, требующих тщательной подгонки их характеристик, что также не технологично. Перспективный способ дискретной подгонки опорных напряжений при компенсации напряжения смещения реализован при использовании накристального контроллера, что требует больших затрат площади кристалла. Кроме того, этот способ не использует фиксирование опорных напряжений после отключения питания, что не всегда приемлемо.

3. Описанный в статье способ электрической компенсации обеспечивает предварительную эмуляцию и проверку работоспособности всего АЦП, и только после этого производится фиксирование опорных напряжений на всех предусилителях.

Реализация приведенных схемотехнических решений не требует существенных затрат площади кристалла.

ЛИТЕРАТУРА

1. Razavi B. Design of Analog CMOS Integrated Circuits / B. Razavi. McGraw-Hill publishers. 2001. 677 p.

2. Baker R.Y. CMOS: Circuit Design, Layout and Simulation / R.Y. Baker. John Wiley and Sons. 2005. 1039 p.

3. Кестер У. Аналого-цифровое преобразование / У. Кестер; пер. с англ. под ред. Е.Б. Володина. М.: Техносфера, 2007. 1016 с.

4. Taft R. A 1,8-V 1,6-GS/s 8-b Self-calibrating Folding ADC with 7,26 ENOB at Nyquist frequency / R. Taft end an. // IEEE Journal of Solid-State Circuits. 2004. Vol.39. № 12. P. 2107-2115.

5. Park S. A 4-GS/s 4b flash ADC in 0,18цт CMOS / S. Park // IEEE International Solid-State Circuits Conference, p. 9-11.

6. Okada H. Offset Calibrating Comparator Array for 1.2-V, 6-bit, 4-Gsample/s Flash ADCs using 0.13-цт generic CMOS technology / H. Okada end an. // ESSCIRC 2003 Proceedings. 2003. P. 711-714.

7. Ультрабыстрые АЦП фирмы National Semiconductor // www.national.com/en/adc/ultra-high-speed-adc.html.

Рембеза Станислав Иванович - Stanislav I. Rembeza -

доктор физико-математических наук, профессор, Dr. Sc., Professor,

заведующий кафедрой «Полупроводниковая Department of Semiconductor Electronics

электроника и наноэлектроника» and Nanoelectronics,

Воронежского государственного технического университета

Voronezh State Technical University

электроника и наноэлектроника» Воронежского государственного технического университета

Кононов Владимир Сергеевич -

аспирант кафедры «Полупроводниковая

Mikhail A. Fursayev-

Postgraduate,

Department of Semiconductor Electronics and Nanoelectronics,

Voronezh State Technical University

Статья поступила в редакцию 01.02.2012, принята к опубликованию 02.03.2012

з2

i Надоели баннеры? Вы всегда можете отключить рекламу.