CC BY
61
Известия высших учебных заведений. Поволжский регион
УДК 004.054
О. М. Брехов, М. О. Ратников
АНАЛИЗ АРХИТЕКТУРНЫХ МЕТОДОВ ОБЕСПЕЧЕНИЯ СБОЕУСТОЙЧИВОСТИ СИСТЕМ, ОСНОВАННЫХ НА ПЛИС, ПОСРЕДСТВОМ ПРИМЕНЕНИЯ КОНВЕЙЕРИЗИРОВАННЫХ ФУНКЦИЙ
Аннотация.
Актуальность и цели. При проектировании сбоеустойчивых систем, основанных на программируемых логических интегральных схемах (ПЛИС), большую роль играет корректный выбор аппаратной платформы и методов обеспечения сбоеустойчивости. Провести подобный анализ для реальной системы сложно и не всегда возможно на ранних этапах разработки. Целью данной работы является проведение анализа различных архитектурных методов обеспечения надежности при реализации их в базисе различных ПЛИС.
Материалы и методы. Предлагается новая методика к проведению анализа архитектурных способов обеспечения сбоеустойчивости, которая является развитием идеи использования сдвиговых регистров в качестве тестовой системы и позволяет проводить анализ на ранних этапах разработки. В рамках этой методики предлагается провести сравнение характеристик исходной тестовой системы и аналогичных тестовых систем, защищенных от сбоев анализируемыми архитектурными методами обеспечения надежности. Для этого исходная и защищенные системы реализуются в базисе ПЛИС, после чего проводится оценка появления неисправимого сбоя в каждой из анализируемых систем. На основании этих данных и характеристик полученных систем делается вывод об эффективности применения данных методов обеспечения надежности.
Результаты. Разработана новая методика анализа архитектурных методов обеспечения надежности. Применение методики показано при анализе следующих методов обеспечения надежности: поблочное мажорирование, мажорирование на уровне системы и защита на основе кода Хэмминга, - реализованных на ПЛИС двух разных производителей.
Выводы. Проведенный анализ показал, что из рассмотренных методов оптимальным по критерию сбоеустойчивости является метод, использующий поблочное мажорирование.
Ключевые слова: ПЛИС, тестирование, отбраковка, окружение ПЛИС, конвейеризированные функции, самокорректирующиеся коды, CRC, код Хэмминга.
O. M. Brekhov, M. O. Ratnikov
ANALYSIS OF ARCHITECTURAL METHODS OF FPGA-BASED SYSTEMS FAULT TOLERANCE PROVIDING USING PIPELINED FUNCTIONS
Abstract.
Background. At designing of fault tolerance FPGA-based systems a great role played by the correct choice of hardware platforms and methods of fault tolerance ensuring. The task is complicated by the need to make this choice in the early stages
56
University proceedings. Volga region
№ 2 (34), 2015 Технические науки. Информатика, вычислительная техника
of development. The aim of the article is to analyze architectural methods of fault tolerance ensuring implemented on different FPGA.
Materials and methods. The paper proposes a new approach to architectural analysis of fault tolerance ensuring methods which develops an idea of using shift registers as a test system. It also allows to carry out the analysis at the early stages of development. This method involves the comparison of characteristics of the base testing system and testing systems protected by the analyzed methods. These systems are implemented in the FPGA, after that one should assesse the probability of an unrecoverable failure. On the basis of these data one may draw a conclusion about the efficiency of these methods.
Results. The authors have developed a new methodology for analyzing architectural methods of fault tolerance ensuring. The application of the technique is shown in the following methods’ analysis: block-based TMR, system-based TMR and block-based Hamming-based protection, which is implemented on two different FPGA.
Conclusions. The analysis showed that the optimal method in the given conditions according to the criterion of fault-tolerance is the block-based TMR.
Key words: FPGA testing, FPGA screening test, FPGA environment test, pipelined function, CRC, self-correcting code, Hamming codes.
Введение
При проектировании систем хранения и обработки данных с высокими требованиями к обеспечению надежности значительную роль играет проведение максимально точного анализа доступных методов обеспечения сбоеустойчивости и аппаратных платформ. Исходными данными для анализа являются: функциональное описание системы на языке описания аппаратуры и программно-аппаратный комплекс, позволяющий выполнить синтез функционального описания в базис выбранных микросхем.
В статье предлагается новая методика проведения анализа архитектурных методов обеспечения сбоеустойчивости систем, основанных на программируемых логических интегральных схемах (ПЛИС), которая отвечает всем требованиям, предъявляемым к такому анализу и является более универсальной, чем применяемые в настоящее время. В качестве примера проведен анализ трех методов обеспечения сбоеустойчивой работы, реализованных в базисе разных ПЛИС.
1. Описание методики проведения анализа методов обеспечения сбоеустойчивости
Анализ архитектурных методов обеспечения сбоеустойчивости проводится для выявления метода, оптимального по заданному критерию. Такими критериями могут быть: максимальная тактовая частота полученной системы, необходимое количество ресурсов, вероятность появления сбоев. В данной работе критерием оптимальности выберем вероятность появления сбоев, вызываемых попаданием тяжелых заряженных частиц (ТЗЧ), не исправленных полученной системой. Выделим два основных типа систем: базовые и защищенные. Базовыми будем называть исходные системы до внесения исследуемых методов обеспечения сбоеустойчивости. Соответственно защищенные системы - это базовые системы с применением анализируемых методов обеспечения сбоеустойчивости. Задача анализа выбранных архитектурных
Engineering sciences. Computer science, computer engineering and control 57
Известия высших учебных заведений. Поволжский регион
методов обеспечения сбоеустойчивости сводится к получению оценки вероятности появления неисправленного сбоя для всех рассматриваемых систем с последующим сравнением полученных оценок. В качестве базовой системы будем использовать конвейеризированный генератор контрольных кодов [1, 2]. Анализ архитектурных методов обеспечения сбоеустойчивости включает в себя следующие этапы:
1) выбор (определение) базовой системы;
2) имплементация выбранного метода обеспечения сбоеустойчивости в базовую систему и проверка полученной системы на соответствие требованиям;
3) оценка сбоеустойчивости всех полученных систем;
4) анализ полученных данных и выбор оптимального метода.
1.1. Цели проведения анализа методов обеспечения сбоеустойчивости
Анализ может проводиться для достижения следующих целей:
- выбор аппаратной платформы, т.е. производителя и модели ПЛИС
- выбор метода обеспечения сбоеустойчивости.
Алгоритм сравнения в обоих случаях практически одинаков, поэтому далее будем рассматривать универсальный подход. Дальнейший анализ будем проводить с учетом следующих ограничений, накладываемых ПЛИС:
- система должна занимать ресурсов, не больше чем доступно в ПЛИС;
- система должна работать на частоте, не меньшей чем заданная.
Для каждого метода обеспечения сбоеустойчивости можно оценить длительность цикла исправления сбоев в защищаемом элементе. Под этим термином будем понимать количество времени, за которое система обеспечения сбоеустойчивости может исправить сбои в данном фрагменте, возникшие с момента начала цикла.
1.2. Анализ эффективности методов обеспечения сбоеустойчивости
Для проведения анализа эффективности системы по критерию ее сбоеустойчивости вычислим вероятность появления в системе неисправленной ошибки, т.е. ситуации, при которой произошедший сбой (сбои) не был парирован реализованной подсистемой защиты от сбоев.
Вычисления будем производить для периода времени, равного длительности одного цикла исправления сбоев. Для защищенных конвейерных систем, обеспечивающих исправление сбоев «на лету», т.е. на каждом такте, длительность цикла исправления сбоя равна периоду рабочего синхросигнала. В таком случае исправимые сбои, произошедшие за время одного такта, будут исправлены к началу следующего такта, время непосредственной коррекции сбоя можно не учитывать - сбой, произошедший в очередном фрагменте в момент фиксации значений и исправления сбоев, будет исправлен во время следующего цикла исправления.
1.3. Оценка воздействия ТЗЧ на микросхему
Пусть вероятность появления сбоев подчиняется экспоненциальному закону распределения, тогда по закону Пуассона [3] случайная величина, представляющая собой вероятность появления k сбоев, произошедших за фиксированное время и независимых друг от друга, подчиняется формуле
58
University proceedings. Volga region
№ 2 (34), 2015 Технические науки. Информатика, вычислительная техника
Pk(t) =
(to)k e-xt k!
(1)
Интенсивность сбоев X, вызываемых попаданием ТЗЧ, равна [4]:
X = qaF, (2)
где F [частиц/с ■ см2] - поток частиц, т.е. количество частиц, прошедших через анализируемую область за единицу времени; о [см2/бит] - сечение сбоев, которое характеризует вероятность того, что частица, попавшая в устройство, изменит один бит; q - количество элементов в анализируемом фрагменте, подверженных сбоям.
Если количество сбоев, произошедшее в заданном фрагменте в анализируемый промежуток времени будет больше, чем максимальное количество сбоев, исправляемых выбранной системой обеспечения надежности, то они не будут исправлены и искаженное значение будет передано за пределы текущего фрагмента в последующие блоки. Такой сбой может быть детектирован средствами самоконтроля системы или внешними устройствами. Тогда вероятность появления неправильного результата для фрагмента, обеспечивающего парирование на каждом такте не более n сбоев, равна
P(t) = 1 -
n—1
z
k=0
(to )k k!
• e
—It
(3)
Соответственно для системы из I фрагментов будет определено I вероятностей выдачи искаженного значения pt , где i е I. Для конвейерной системы, состоящей из одинаковых фрагментов, все pt и площади фрагментов равны, тогда
I
Psyst = 1 — П (1 — Pi) = 1 — (1 — Pi)i. (4)
i=1
В общем случае: Psyst = f (t, q,a,F), где о характеризует используемую
аппаратную платформу; q - аппаратная платформа и используемый метод обеспечения надежности; F - воздействие внешних факторов; t определяется требованиями к системе, характеристиками системы и характеристиками аппаратной платформы. В данной работе будем считать F и t константами, заданными в техническом задании (ТЗ) на систему. Изменяемыми параметрами будут аппаратная платформа и используемый метод обеспечения надежности.
1.4. Сравнение систем обеспечения сбоеустойчивости
Задача поиска оптимального метода обеспечения сбоеустойчивости сводится к поиску наименьшего значения Psyst из множества всех вычисленных в процессе анализа. Если в сравнении участвуют m систем, отличающихся друг от друга способами обеспечения надежности и/или аппаратной платформой, то
P°Jylt = min{PsystjК j = 1 ..., m , (5)
Engineering sciences. Computer science, computer engineering and control
59
Известия высших учебных заведений. Поволжский регион
или, из (4):
popt = min{ pj }, j = 1,..., m, (6)
при m системах, участвующих в исследовании.
Для проведения анализа воспользуемся системой, основанной на конвейеризированном генераторе CRC-8. Проведем анализ следующих систем:
- без дополнительных средств обеспечения сбоеустойчивости (базовая система);
- защищенная система с мажорированием на уровне отдельных ступеней конвейера;
- защищенная система с использованием кода Хэмминга для защиты регистров в ступенях конвейера;
- защищенная система с полным мажорированием конвейера.
В рассматриваемых системах длительность цикла исправления сбоев равна длительности одного такта, соответственно определим вероятность сбоя в исследуемых системах при t = tclock .
1.4.1. Базовая система
Единицей обеспечения надежности в данной системе является одна ступень конвейера. Допустим, что все ступени конвейера занимают одинаковое количество ресурсов микросхемы. Тогда на одну ступень затрачено
qsyst base ,
qst base =---j---- ресурсов, где l - количество ступеней в конвейере;
qsyst base - полное количество ресурсов, занятое системой. По формуле (2) интенсивность сбоев в одной ступени равна
^base = qst_ base°F . (7)
Обозначим среднее количество сбоев в ячейке за один такт как
Ncell clock , где
Ncell clock tclock®F •
(8)
Так как базовая система не имеет дополнительных средств защиты от сбоев, неправильный результат будет получен уже при одном сбое. По формуле (1) вероятность появления сбоя равна
pbase _ stage
(qst
base®F )
0
0!
• e
■(qst baseaF)
(9)
Тогда вероятность появления сбоя в конвейере длиной l стадий равна
pbase 1 (1 pbase _ stage) ,
(10)
откуда
pbase = 1 -(1 - 1 - e
qst baseNcell clock
(11)
60
University proceedings. Volga region
№ 2 (34), 2015 Технические науки. Информатика, вычислительная техника
1.4.2. Поблочное мажорирование
Единицей обеспечения надежности в данной системе является одна ступень конвейера. Предполагая, что все ступени конвейера занимают одинаковое количество ресурсов микросхемы, получим размер одной ступени
qsyst MJR
qst MJR =-----1---, где qsyst mjr - полное количество ресурсов, занятое
системой. По формуле (2) интенсивность сбоев в одной ступени равна
^MJR _ step = qst_MJRoF . (12)
Так как мажорирование осуществляется побитно, то мы можем определить интенсивность сбоев в одном бите. Предполагая, что на вычисление од- qst MJR
ного бита приходится —=------ ресурсов, задействованных для реализации
3w
ступени, где w - количество разрядов регистра:
1
^MJR — qst MJRVF .
3* w
Вероятность появления сбоев в таком фрагменте равна
(13)
pmjr _ bit(t)
= i _ MJRf) # e( ^MJR _stept)
_ 0! ’ '
(14)
Вероятность появления неисправимой ошибки в одной ступени конвейера:
pMJR _ stage (1) 1 (1 3pmjr _ bit '(1 pmjr _ bit) + pmjr _ bit)
тогда вероятность появления сбоя в конвейере длиной I равна
(15)
Jmjr
— 1 _
(1 3(1 <
._ъ.
)2(e_Xmjr ) + (e
3\w
:)3 )
(16)
откуда
pmjr
— 1 _
( ( 1 _
V V
( 1 ^ _^~qst MJRaF
_3 1_e 3w “
X
( 1
X
_Т~qst MJRaF
3w
\ (
n3 >
+
_T~qst MJRaF
3w
(17)
1.4.3. Защита на основе кода Хэмминга
Аналогично 0: qst_Hamm — qsyst_Hamm I1, где qsyst_Hamm — полное количество ресурсов, занятое системой. В этой системе искаженное значение на
I
w \
Engineering sciences. Computer science, computer engineering and control
61
Известия высших учебных заведений. Поволжский регион
выходе фрагмента появится при появлении двух и более ошибок в одном блоке. Интенсивность сбоев:
kHamm qst_Hamm®F .
Вероятность появления неисправимой ошибки в одной ступени:
PHamm _ stage (1) 1"
(kHamm ) , e_kHammt + (kHamm ) , e_kHammt
-• e
0! 1!
V
Вероятность появления ошибки в конвейере длиной l:
PHamm _ 1 _ (e~%Hammt + kHamme~%HammtУ , откуда с учетом формулы (8) получаем
P _ 1 _I e~ qst _ HammNcell _ clock + q w
Hamm st _ Hamm
d
(18)
(19)
(20)
qst HammNcell clock
xNcell clocke
1.4.4. Полностью мажорированная система
(21)
Единицей обеспечения надежности в данной системе является один канал, состоящий из l ступеней конвейера. Каждое слово данных проходит через все ступени и после выхода из конвейера мажорируется. Размер одной
q full syst mjr
ступени в таком случае qst _ syst _ mjr _-----, где 4fUU _ syst _ mjt - пол-
ное количество ресурсов, занятое системой. В таком случае вероятность появления сбоя в одной ступени одного из мажорируемых конвейеров равна
pst _ syst _ mjr
__1 ( clockqst _ full _ mJr^ ) ^ e (tclockqst_ syst_ mjr)
0!
_ 1 _ e_ qst _ syst _ mjrNcell _ clock ) .
соответственно в одном мажорируемом конвейере длиной l:
ppipe _ syst _ mjr _ 1 _ (1 _ pst _ syst _ mjr ) , а в системе, состоящей из трех мажорируемых конвейеров:
\2
(22)
(23)
Psyst
mjr
_ 1 _(1 _ 3( p
pipe _ syst _ mjr
) x
X (1 _ p
pipe _ syst _ mjr
) + (p
pipe _ syst _ mjr
)3) ■
(24)
psyst _ mjr
_ 1 _
1 _ 3 ( (1- pst _
syst _ mjr
X
62
University proceedings. Volga region
№ 2 (34), 2015 Технические науки. Информатика, вычислительная техника
X l^1 P Pst _ syst _ mjr ) ) + | P
Pst
syst _ mjr
откуда
psyst _
mjr
= 1-
1 - 3
1 - 1 - e
-(qst _ syst _ mjrNcell _ clock )
X
+
1 -(1 - ( - e-(Pst_ syst _ mjrNcell _ clock ) j j /
1 -(1 - e~Pt _ syst _ mjr Ncell _ clock ) j
+
l Y
X
(25)
(26)
1.4.5. Сравнение данных систем
Построим графики приведенных выше функций относительно количества стадий конвейера для различных значений Ncell clock, равных 10 , 10 ,
10-4 (рис. 1-3). Ось абсцисс - количество ступеней в конвейере, ось ординат -вероятность появления сбоя в системе.
Рис. 1. Вероятности появления сбоев при Ncell clock = 10
Рис. 2. Вероятности появления сбоев при Ncell clock = 10
2
3
Engineering sciences. Computer science, computer engineering and control
63
Известия высших учебных заведений. Поволжский регион
Рис. 3. Вероятности появления сбоев при Ncell
clock
= 10
-4
Анализ графиков, приведенных на рис. 1-3, позволяет выявить следующие закономерности:
- вне зависимости от Ncell clock наибольшую сбоеустойчивость демонстрирует система, использующая поблочное мажорирование;
- эффективность применения защиты на основе мажорирования на уровне системы и защиты с использованием кода Хэмминга зависит от значения Ncell clock и количества ступеней в конвейере. Чем меньше количество сбоев в ячейке происходит за один такт, тем больше ступеней в конвейере может быть задействовано до того, как применение защиты на основе полносистемного мажорирования перестанет быть эффективным.
2. Применение методики
2.1. Применение конвейеризированных генераторов контрольных кодов для проведения анализа
В качестве объектов исследования были выбраны микросхемы Actel APA 1000 и Xilinx Virtex 4 RT.
2.1.1. Ресурсы ПЛИС, используемые при анализе
В качестве единицы площади в последующих вычислениях будем использовать базовую ячейку ПЛИС. Базовые ячейки Actel называются Tiles, Xilinx-, Slices. При анализе будем считать, что элементом микросхемы, подверженным сбоям, является базовая ячейка.
В анализе участвовали 4 системы, реализованные в базисе каждой из рассматриваемых ПЛИС. Подсчет количества занятых ресурсов проводился на основе данных, полученных в результате компиляции и синтеза модулей пакетом Mentor Graphics Precision Synthesis Plus 2010a. Результаты приведены в табл. 1, 2.
2.1.2. Стойкость микросхем к воздействию ТЗЧ
Предположим, что по требованиям ТЗ необходимо обеспечить работоспособность тестовой системы при потоке тяжелых заряженных частиц с энергией 40 МэВ при частоте больше 100 МГц.
По данным, приведенным в [5-7], можно сделать следующие выводы:
Xilinx Virtex 4 RT - не выявлено latch-up при воздействии ТЗЧ с энергией до 70 МэВ. При потоке ТЗЧ с энергией 40 МэВ о = 5 • 10-8 см2/бит.
64
University proceedings. Volga region
№ 2 (34), 2015 Технические науки. Информатика, вычислительная техника
Результаты синтеза
Таблица 1
Производитель ПЛИС Actel [Tiles] Xilinx [Slices]
Всего доступно (максимум) 56320 24576
Система без применения средств обеспечения сбоеустойчивости 5838 1182
Система с защитой на основе поблочного мажорирования 21383 3546
Система с защитой на основе кода Хэмминга 41635 10555
Система с защитой на основе мажорирования на уровне системы 17529 3546
Таблица 2
Максимальная частота работы (МГц)
Производитель ПЛИС Actel Xilinx
Система без применения средств обеспечения сбоеустойчивости 220,167 663,570
Система с защитой на основе поблочного мажорирования 132,749 471,254
Система с защитой на основе кода Хэмминга 55,602 148,876
Система с защитой на основе мажорирования на уровне системы 169,005 663,570
Actel APA - не выявлено latch-up при воздействии ТЗЧ с энергией до 100 МэВ. При потоке ТЗЧ с энергией 40 МэВ о = 5 • 10-8 см2/бит.
Анализируемая система является конвейерной с имплементированной системой исправления сбоев на каждом такте, соответственно с учетом требований к частоте работы будем проводить анализ для периода времени
tclock 10 с.
По условиям эксперимента экспозиция частиц равна (общее количество частиц, выпущенных во время эксперимента) Ф = 107 частиц/см2, при длительности эксперимента texp = 30 с. Тогда поток частиц равен
F =----= 3,33 105 [частиц/с • см2].
texp
2.2. ПЛИС Actel
Из табл. 1 получим. qSySt_base_Actel = 5838 , qsyst_MJR_Actel = 21383 , qsyst_Hamm_Actel = 41635 , qfull_syst_MJR_Actel = 17529 .
Подставляя соответствующие значения в формулы (11), (17), (21), (26), соответственно получим вероятность появление непарируемого сбоя.
- для базовой системы.
Pbase_Actel = 9,72910
- для системы с поблочным мажорированием.
pMJR_Actel = 1,17610 15 ;
- для системы с использованием кода Хэмминга.
pHamm Actel = 8,025'10 ;
Engineering sciences. Computer science, computer engineering and control
65
Известия высших учебных заведений. Поволжский регион
- для полностью мажорированной системы:
Psyst_MJR _ Actel = 2,845 -10 .
2.3. ПЛИС Xilinx
Аналогично 0: qsyst_base_Xilinx = 1182, qsyst_MJR_Xilinx = 3546 ,
qsyst_Hamm_Xilinx = 10555 , qfull_syst_MJR_Xilinx = 3546 .
Вероятность появления непарируемого сбоя:
- для базовой системы:
pbase _Xilinx = 1,169 -10 ;
- для системы с поблочным мажорированием:
pMJR_Xilinx = 3,234-10 17;
- для системы с использованием кода Хэмминга:
pHamm Xilinx = 5,157 -10 ;
- для полностью мажорированной системы:
—12
psyst _ MJR _ Xilinx = 1,164 -10 .
2.4. Сравнение
В соответствии с формулой (5) для определения системы оптимальной по критерию сбоеустойчивости необходимо определить:
opt _ ■ I
psyst = {pbase _ Actel, pMJR _ Actel, pHamm _ Actel, psyst _ MJR _ Actel,
pbase _Xilinx, pMJR _Xilinx, pHamm _Xilinx, psyst_MJR _Xilinx } . (27)
2.4.1. Выполнение граничных условий
Система на основе кода Хэмминга, реализованная в базисе ПЛИС Actel, может быть исключена из сравнения, так как оценка максимальной частоты работы, выполненная на этапе синтеза, показала значение, меньше требуемого.
2.4.2. Итоговая таблица
Вероятности сбоев в рассматриваемых системах с учетом наложенных ограничений приведены в табл. 3.
Таблица 3
Сравнение вероятностей появления сбоя
Производитель ПЛИС Actel Xilinx
Система без применения средств обеспечения сбоеустойчивости 9,729 ■ 10-7 1,969 ■ 10-7
Поблочное мажорирование 1,176 ■ 10-15 3,234 ■ 10-17
Поблочная защита с использованием кода Хэмминга 8,025 ■ 10-14 * 5,157 ■ 10-15
Мажорирование на уровне системы 2,845 ■ 10-12 1,164 ■ 10-13
Нарушено требование к минимальной частоте.
66
University proceedings. Volga region
№ 2 (34), 2015 Технические науки. Информатика, вычислительная техника
2.4.3. Результат сравнения
Оптимальной по критерию сбоеустойчивости в данных условиях можно назвать систему на основе ПЛИС Xilinx с реализованным поблочным мажорированием.
Несколько хуже характеристики у аналогичной системы на базе ПЛИС Actel и систем на основе кода Хэмминга. К недостаткам последних также можно отнести значительно меньшую максимальную тактовую частоту системы, защищенной таким образом. Системы на основе мажорирования на уровне системы имеют меньшую сбоеустойчивость, чем системы на основе поэлементного мажорирования и на основе кода Хэмминга, но при этом занимают меньше ресурсов, оказывают меньшее влияние на максимальную частоту работы системы и превосходят по критерию сбоеустойчивости базовые системы.
Заключение
В данной статье предложена и опробована новая методика анализа методов обеспечения сбоеустойчивости ПЛИС. В основу методики положено развитие идеи специализированной системы на основе сдвиговых регистров. Было предложено использование конвейеризированных генераторов контрольных кодов в роли базовой системы. Подобные системы являются достаточно универсальными и удовлетворяют всем требованиям, предъявленным к тестовым прошивкам ПЛИС. Работа методики показана при проведении сравнения трех методов обеспечения сбоеустойчивости имплементированных в базисе ПЛИС от разных производителей.
Список литературы
1. Бр ехов, О. М. «Тестирование ПЛИС с помощью конвейеризированных генераторов контрольных кодов» / О. М. Брехов, М. О. Ратников // Наука и инновации. - 2013. - Вып. 11. - URL: http://engjoumal.ru/catalog/it/hidden/1005.html
2. Brekhov, O. Pipelined Error-detecting Codes in FPGA Testing / O. Brekhov, M. Ratnikov // Advances in Electrical and Computer Engineering. - 2014. - Vol. 14, Issue 2. - Р. 57-62.
3. Вентцель, Е. С. Теория вероятностей : учеб. для вузов / Е. С. Вентцель. -6-е изд. стер. - М. : Высш. шк., 1999. - 576 c.
4. Csaba Soos PH-ESE-BE “SEU effects in FPGA How to deal with them?” // R2E Radiation School: SEU effects in FPGA. - 2009. - 2 June.
5. Barak, J. Simple Calculations of Proton SEU Cross Sections from Heavy Ion Cross Sections / J. Barak // Nuclear Science, IEEE Transactions. - 2006. - Vol. 53, Issue 6.
6. Clark, S. L. TID and SEE Testing Results of Altera Cyclone Field Programmable Gate Array / Steven L. Clark, Keith Avery, Robert Parker. URL. - Ieeex-plore.ieee.org/iel5/9357/.../01352911.pdf
7. Wang, J. J. Radiation Effects in FPGAs, Actel Corporation / J. J. Wang. - Mountain View, CA 94043, USA.
References
1. Brekhov O. M., Ratnikov M. O. Nauka i innovatsii [Science and innovations]. 2013, iss. 11. Available at: http://engjournal.ru/catalog/it/hidden/1005.html
2. Brekhov O., Ratnikov M. Advances in Electrical and Computer Engineering. 2014, vol. 14, iss. 2, pp. 57-62.
Engineering sciences. Computer science, computer engineering and control
67
Известия высших учебных заведений. Поволжский регион
3. Venttsel' E. S. Teoriya veroyatnostey: ucheb. dlya vuzov [Probability theory: textbook for universities]. Moscow: Vyssh. shk., 1999, 576 p.
4. R2ERadiation School: SEUeffects in FPGA. 2009, 2 June.
5. Barak J. Nuclear Science, IEEE Transactions. 2006, vol. 53, iss. 6.
6. Clark S. L., Avery K., Parker R. TID and SEE Testing Results of Altera Cyclone Field
Programmable Gate Array. Available at: Ieeex-plore.ieee.org/iel5/9357/.../
01352911.pdf
7. Wang J. J. Radiation Effects in FPGAs, Actel Corporation. Mountain View, CA 94043, USA.
Брехов Олег Михайлович доктор технических наук, профессор, заведующий кафедрой вычислительных машин, систем и сетей, Московский авиационный институт (национальный исследовательский университет) (Россия, г. Москва, Волоколамское шоссе, 4)
E-mail: obrekhov@mail.ru
Ратников Максим Олегович аспирант, Московский авиационный институт (национальный исследовательский университет) (Россия, г. Москва, Волоколамское шоссе, 4)
E-mail: m.o.ratnikov@mail.ru
Brekhov Oleg Mikhaylovich Doctor of engineering sciences, professor, head of sub-department of computing machines, systems and networks, Moscow Aviation Institute (National research university) (4 Volokolamskoe highway, Moscow, Russia)
Ratnikov Maksim Olegovich Postgraduate student, Moscow Aviation Institute (National research university) (4 Volokolamskoe highway,
Moscow, Russia)
УДК 004.054 Брехов, О. М.
Анализ архитектурных методов обеспечения сбоеустойчивости систем, основанных на ПЛИС, посредством применения конвейеризированных функций / О. М. Брехов, М. О. Ратников // Известия высших учебных заведений. Поволжский регион. Технические науки. - 2015. - № 2 (34). -С.56-68.
68
University proceedings. Volga region
