CC BY
10
ментов, с перестройкой по алгоритму диагонального захвата, приведены в таблице.
Исходя из полученных результатов, можно сделать вывод, что для алгоритма диагонального захвата наибольшей надежностью о бл ада ют структуры, вытянутые в горизонтальном направлении.
Дли уменьшения вероятности возникновения фатального отказа в [3] алгоритмы реконфигурации модифицированы следующим образом. Матрица разбивается резервными строками и столбцами на подматрицы. Перестройка структуры происходит внутри каждой подмутрииы. Если перестройка в одной из подматриц невозможна, вырабатывается сигнал отказа всей процессорной матрицы.
Выводы, сделанные для матриц малых размеров, естественно отнести к подматрицам, кото-
рые получаются разбиением исходной процессорной матрицы резервными строками и столбцами.
Для алгоритма диагонального захвата целесообразно размещать резервные элементы преимущественно в строках процессорной матрицы, разбивая ее на подматрицы, вытянутые а горизонтальном направлении.
Заключение
Итак, в статье описан алгоритм диагонального захвата, обеспечивающий отказоустойчивость процессорной матрицы на СБИС. Он позволяем полнее использовать введенную избыточность и тем самым повысить надежность схемы. Показана высокая эффективность диагонального захвата по сравнению с ранее предложенными алгоритмами (2, 3]. Даны рекомендации по аыбор\ расположения резерва.
Литература
1. Движение А., Лапри ж.-К. Гарантоспособные вычисления- от идей до реализации в проекта* Ц ТИИЭР- Т. 74. № 5. 19В6 С. В-21.
2. Сами м Стефанелли р. Перестраиваемые архитехгуры матричных процессорны* СБИС // ТИИЭр. 1986. Т 74. N=5 С. 93-107.
3. Воробье« В А., Лаходыноеа Н В Процессорная матрица с перестраиваемой струшурой и перестраиваемым резервом // Автометрия. 1334 М 5 С 90-Ж
л. Воробьев В-А-, Ерёмина Н.Л , Лаходынова Н.В. Анализ алгоритмов перестройки структуры процессорной матрицы //Автометрия. 19«. № 2 С. 69-77.
5 Воробьёв 3 А.. Лаходонова Н В, Пределы надежности однородных вычислительных систем Ц Вычислительные оишемы; ■ 308 Выл. 126. С 122-149.
6. Воробьёв В.А., Лаходынова НВ. Пределы надежности однородных структур // Изв. АН СССР- Текнич киб-кэ 1989. № 3. С. ПО ИЗ.
УДК 681.324
Н.Л. Ерёмина
АЛГОРИТМ АДРЕСАЦИИ ДЛЯ РЕКОНФИГУРАЦИИ ПРОЦЕССОРНОЙ М^РИЦЫ
ПУТЕМ ДИАГОНАЛЬНОГО ЗАХВАТА
Томский государственник педагогический университет
Введение
Предлагаются алгоритм адресации отказоустойчивой процессорной матрицы с перестраиваемой структурой
Матрица разбивается резервными строками и столбцами на подматрицы. Перестройка структуры происходит внутри каждой подмат-рзщы зи счет использования резернлмх процее-сороь н линий святи. Каждый процессорный н.х1-мент (/, /) имеет коммутационное окружение, соединяющее его с исправными соседями на основе енгна 1а неисправности от самого элемент а и
его соседей так, чтобы в результате получилась квадратная решетка. Если перестройка невозможна, вырабатывается сигнал отказа всей матрицы. Алгоритм диагонального захвата заключается в том, что отказы процессорных элементов компенсируются сдвигами используемых процессоров по физической структуре.
В данной райоте получены логические уравнения для вычисления управляющих сигналов перестройки, на основе которых выполняется пе-рекомиутацнн матрицы и вычисляются новые логические индексы процессорных элементов.
Сигналы перестройки для алгоритма диагонального захвата
Итак, пусть процессорная матрица разбита резервными строками н столбцами на подматрицы таким образом, что резерв расположен в Крайнем ирааам столбце и верхней строке каждой подматрицы. В каждой на подматриц на основе синдрома неисправности осуществляется рекои-с|шгу рация по алгоритму ли атонального захвати
Пусть а (¡,/} - признак того, что элемент, находящийся в строке с номером : и столбце с номером является резервным и принадлежа резервному столбцу; а (г, ]) - 1,1, если столбец у резервный. Сигнал Ь (/, у) - признак тою, что элемент, находящийся в строке с номером / и столбце с номером у, является резервным и принадлежит резервной строке; Ь (/,_/} = I, ], если езрока / резервная, е (!,]} - сигнал отказа элемента (/,,/);
- I если рассматриваемый процессорный элемент ¡и^исправ^н.
Сигнал отсутствия отказа справа обозначим как г/(!,]); г/Ц)} - I, если справа от элемента в рассматриваемой подматрице пет отказов п ранее захваченных элементов, т.е. все элементы (/, к), к >] данной подматрицы исправны и не захвачены элементами нижней строки. Сигнал г/ (/,]) распространяется по строке матрицы справа налево, в отличие от всех остальных сигналов. Для крайнего справа элемента каждой строки г/ (/, ,/■!)= 1, 0 <! 5 /-1. Проходя через отказавший либо захваченный процессорный элемент, сигнал отсутствия отказа обнуляется, а прокодя через резервный столбец снова становится равным единице:
г де ? (гн,./1) - признак прямого захвата элементом (ш, л), с! (т, п)Р признак диагонального захвата элементом (ш, л). Для элементов нижней строк!! матрицы
г/(У-(/- 1,7+1) & г/(/-1,./+1) V а [1-\,_/},
<1 <М
Сигнал самого правого отказа □ строке обозначим как рг (¡,]); рг (;',/> = I, если элемент (/,/") является самым правым отказом в строке, т.е. если он неисправен либо захвачен, и справа от не1 ¡^ в поднитрнце нет отказов и захваченных зле ■ ментов:
рг а,/) = ?/%!} & [е (¡,Л vz(i+lJ^)vd (1+1>]-1)),
Для элеме1ггов крайнего слева столица рг (1, 0) = & [е V 2 ((+1,7)), 0 ^ • < М
Для нижней строки процессорной матрицы рг (М = //(/-!,_/) & е (1-[,У), 0 £ У-1.
Введем также сигнал наличия в строке юрн-зонтального отказа (i, j)\ - признак того, что некоторый элемент (/, к), к < J, (т.е. расположенный левее элемента (/,_/) в той же строке данной подматрицы) был объявлен горизонтальным отказом. Сигнал наличия в строке горизонтально-;о отказа распространяется но строке матрицы слева направо. Для крайнего слева столбца Mai-рпцы gf (/, 0) = h (/, 0), (J < i</-1, где h (ij) - енгнал [орнзонга.тьного огк<1за, равный единице, а: ли элемент (i.j) объявлен горизонтальным отказом Проходя через э.1гемеит, объявленный горизонтальным отказом, он превращается в единицу, а проходя через резервный столбец - снова обнуляется:
gf (i, j) = а {,, j-1> & [h С, j) v gf (Л j-l)j. fl£('</ i V:<j<J-[. (J)
Сигнал прямого захвата г (ij) принимает цс-гинное значение, если для элемента (i,j) 1ребует-ся прямой захват, т.е. передача его функций прямому заместителю элементу (/-!,_/). Ситуация прямого захвате возникает, если элемент (/,_/) неисправен либо захвачен, не принадлежит резервной строке и не является самым правым отказом в данной строке подматрицы, а его прямой заместитель fj-l,f) исправен и не захвачен но диагонали:
г (г,/) - fi? (ij) V г (i+Ljr) V ci (i±lJ-\)) Ь faj) &
[ pr (ij) v pr (ij) & Rf <>J-])1 & ^O'-I =Л & Л U-H )■ il<i< /-IJKJ^J-I.
Для элементов крайнего слева столбца
2 (/;■ 0) = \е (/, 0) v z ((4-1.0)] & h Ц,& рГ (L 0) & С 0-1, 01. 0 < i< 1-Х.
Для элементов нижней строки
I (1-2j)& d (H^llP<jSM; zQ~ltf)=e$i,0)& b (AUljA pr (?-L I|}& ё<1Ш
Длч верхней строки z (0,j) - 0, П </ < ,/-i.
Сигнал диагонального захвата d (i,j) принимает истинное значение, если для элемента (i,J) [ребус гея диагональный эа.чва i. i l. передача его функций диагональному заместителю - элементу (Wi j+1)- Ситуация диагонального захвата возникает, если элемент неисправен либо захвачен, не принадлежит ей резервной строке, на резервному столбцу и не. является самым правым отказом в данной строке подматрицы, при этом прямой захва1 для него невозможен, а его диагональный заместитель (i-IJ+l) нсп равен:
= [с (и) « (1+1)} V й(Ж../-!)] & а (;./) & Ь Ь,]) & I р~Г (г,у) Vрг (;,у) & Я)] & 2
& ё (М,у+1),о<;</-|,о<)<м.
Для крайнею слепа столбца процессорной матрицы
Л<7,о) = \е {I, 0) V т (/+1, 0)] & а (г. 0) & Ь (/, & рг (/, 0) & ж 0' о) & ё (т-1, Г), о < (< м Для элементов Ешжпеп строки
а (И,Л& Ь Ц-\.р&,[рг (И..!) -;
рг и-и) & ёГ(1Л„1-1)1 & 2. (/-1,у) & ё (/-2,711),
ой; <,М.
Для элементов крайнего справа столбца - ./-I) и верхней строки (/ - 0) процессорной матрицы диагональный захва! не аыполняется: г/(г. .'-о §0, (/(О,^ =».
IЕ, наконец йыппшем ус ювпн талики иненнч сигнала горизонтального отказа // (;',./). Процессорный элемент (/,/) считается горизонтальным отказом (А 0, у) - I), если пи один из уже просмотренных элементов (г; к), к < / строки / подматрицы не был объявлен горизонтальным отказом, элемент (/, у) не принадлежит резервной строке н неисправен либо захвачен, при этом либо он является самым правым отказом в строке подматрицы, либо прямой л диагональным захват для него по каким-либо причинам невозможен :
(?,у) V 2 (>,]) к д (/.уУ|г (К I < /-1, и </й Дм элементов нижней строки матрицы
\prO- 1,у) V 2 (7-1.0 А с! (/.1,751; С <;/ Для элементов кряЙдегО слева столбца
А (г, 0) = |е & 0) V г (/+1,Щ & Ь (?, 0) & \рг (>, 0) V I {/,{))& £?
ЙУ-1,0)=*(М,0)& Ь (М;0)& [рг(/-1,0)\/ 2 (/-1,0) & ? (М,0)1.
Если перестройка в какой-либо нз строк подматрицы невозможна, возникает сигнал фиталь • пою отказа Е (г,у"). Это происходит, если существует неисправный либо захваченный элемент {/,;■), не принадлежащий резервной строке, для которо! о невозможен прямой и диагональный захват и который нельзя объявить ( ориэонталь-
ным отказом, гяк как горизонтальный отказ уже присутствует в этой строке подматрицы.
I (л/) & с1 И (/,;)} & а </,у-1): 0</</-1; 1)<у <м.
Сигнал Е распространяется по всей процессорной матрице слева направо н обнуляется, проходя через резервный столбец Для элементов крайнего <лева столбца
Е (/, 0) = [е <4 0) V г (гН, 0)] & Ь А) & 2 Ц._ 0) &
4 о, (.') & Л а. о,», о ■ м
Для элементов нижней строки ма фнцы
[£<4^-1)У& Ь ЩЛ&г {/-1..Л (У (М,у)& (/-1,^1 & а (/-1,у-1). 0 <-! <М
Ь {Л1С()Л£ 2 у-]т!))& с1 (/■!,!))& /; д
При возникновении фатальною отказа хотя бы в одной из подматрпн вся матрица выходиI нз строя и перестройка в ней не происходит.
Алгоритм адресации
На основе сигналов перестройки можно вычислить сиг налы коммутаций для процессор!г¡лх элементов. Каждый нз этих сигналов соответствует одной из возможных вертикальных или горизонтальных связей процессора. Если свян. активна, го соответствующий сигнал коммутации принимает значен и:' 1, в противном случае сигнил равен (I.
Можно установить шаблон соседства и другим путем, вычисляя новые логические коордн-п:ь1Ы (г',/), отражающие Место процессорного элемента (у, у) в структуре Процессорной матрицы после реконфигурации. Этой цели служит предлагаемый нами алгоритм адресации процессорных элементов.
П роцессоры, которые после реконфигурации не используются в матрице, получают логические номера (и, 0). Логический номер строки С -0 является показателем того, что процессорный элемент после реконфигурации не связан с остальной процессорной матрицей и не участвует в вычищениях.
Очевидно, что нулевые номера строк должны получить вс1; без исключения неисправные процессоры, т.е. (/,у) [0 <; < /, О <у < Л е (¿,у) = 1} Элементы резервной строки процессорной матрицы, которые не были захвачены нижней строкой в процессе перестройки, т.е. ($,}) {[)</< /-1,
0 </< М, !> (¡.]) (М.Дй 3 (;+!(у-1)= I}, также не используются н должны получшь нулевые координаты строки. Если в строке, не явля-
ющейся резервной, присутствует хотя бы один отказавший или захваченный элемент, в этой строке существует горизонтальный отказ, который будет замещен резервным элементом нз столбца. В тех же строках подматрицы, где нет горизонтального отказа (а значит, нет вообще НИ ОДНОГО неисправного либо захваченного процессора), элементы резервного столбца (7,./):
{U < i < /, 0 <j < J, a (Jj) Sítf i'J) - 1 > "e задеп-
cтвованы и тоже имеют |[улевые логические координаты строк.
Таким образом,
«,/) {О SK/-1,0<j <J, е (i,Л у b {i,j)& z [i+l.j) &. d {r+Lj-l)y aí.itfl& gf ÜJ)= l-+i' = üí (2)
Теперь рассмотрим, как определяются логические координаты активных процессоров. Если процессор исправен (с (i,J) - 0), не является заместителем какого-либо неисправного процессора (г (г+! J) = О, d fí+1 J-l) = 0), не принадлежит резервной строке (Ь (i,j) = 0) и не является неиспользуемым элементом резервного столбца {Я (f,y) v gf(i,j) - l}i ею номер строки не изменится. И наконец, если процессорный элемент является прямым или диагональным заместителем процессора из последующей строки (z {i+l, Л v d Я) ~ О. то логический номер строки у него увеличивается telé единицу.
Итак, можно записать следующую формулу для вычисления номеров прок
> (U) ~ ItJU) + 1- í^-1 J) V £/(>+l,/-l)j} X {C(ij)&[f> (ij)vz(Mj)vd(r+Lj-\)]&[a Q$t<n,Q<j<J. (3)
Предполагается, что в формуле (3) логически* операции дизъюнкции и КОНЪЮНКЦИИ имеют приоритет над арифметическими операциями умножения и сложения; после выполнения логических операций двоичш.1с значения 0 ir I преобразуются в целые числа Й и 1 соответственно; результат вычислений всегда является целым нео грицательным числом.
Подобным образом можно вывести и формулу для вычисления логических номеров столбцов процессорных элементов.
С целью у прощения да льней ш цх ра осужден 11 й ддя элементов, отвечающих условиям (2), можно 'гфнняп, номера столбцов также равными нулю.
Для активных процессоров в ходе реконфигурации матрицы номер столбца процессорного Цемента может остаться прежним или уменьшаться. Уменьшение номера столбца на единицу может происходить за счет возникновения в строке горизонтального отказа и/или за счет диагонального захвата элемента. Следовательно,
ШЩ
Выясним, при каких условиях помер столбца уменьшается за счет наличия в строке горизонтального отказа. Пусть элемент (i,j) исправен и не захвачен. Ei о номер столбца уменьшится на единицу, если один из предшествующих элементов данной строки подматрицы был объявлен горизонтальным отказом, т.е. логический номер столбца зависит от сигнала gf (i, j). Если же исправный элемент' {¡,Л является заместителем процессора нижней строки /+1, его номер столбца/ будет зависеть ог того, бььч ли горизонтальный отказ s строке Ш. Если (i,j) прямой заместитель отказа (j'+l,/), его номер столбца зависит oi наличия ИЛИ отсутствия горизонтальною отказа среди процессоров с номерами (i+l, /), I < /, т.с,
0 г сигнала gf (i+l ,j). В ситуации. Когда {¡.Л диагональный заместитель отказа (Н-1,/1), его номер с юлбца зависит от того, есть ли горизонтальный отказ среди процессоров с номерами (7+|г к), к <}- L, т.е. от сигнала gf{i+1, у-1) Кро мс того, необходимо учесть, что если элемент (ij) является диагональным заместителем элемента (f+1^-1), го его логический номер столбца становится на единицу меньше физического.
Номера столбцов можно вычислить по следующей формуле:
Г (г,Л = V (r.j) -f Z (гН,/| & d (rH,j-l) &gfd.J~) v г {Ж& яДЖv d(hlj- tjft ^Mj-l)] 4
\e (i,j)&[b w г (Z+l./i v &
\« 'Mj> v0<i< t-\.ß<j < J
Корректность алгоритма адресации
Из формул для логических координат процессорных элементов следует, что одинаковые ло-
1 лческие координаты (0, П) имеют только неиспользуемые резервные и неисправные процессоры. Можно доказать, что для алгоритма диагонали mir перестройки все активные (т.е. нсправные и используемые) процессоры имеют различные логические индексы.
Утверждение I. Каждый .'.К IIIBHЫЕ! Ii [юцесс!тр имеет ненулевой логический номер строки.
Доказательство. Если процессор (i,j) активен, то д.тя него
ё (itJ) & \ b {i,j)yz(H-\,j) v fi(mj-l))SL [ а (j, /3 v gf(i, y)J l (5)
По формуле (3)
i" (U) = i ('■)) + [2(f+1-Л v ¿(Ж,;-!)].
Пусть г > 0. Значение выражения в квадрат-пых скобках является булевой величиной. При выполнении операции сложения булевы двоичные 0 и I интерпретируются как целые числа 0 и 1. Поэтому (;,/) > i (itJ) = i > 0.
Пусть 1 0. По условиям алгоритма верхняя строка процессорной матрицы обязательно должна был. резервной, поэтому процессор (0, /) активен. если и только если он захвачен следующей строкой, т.е. для него г (7+1,/) V А 0'+1,7-1) = 1. Значит, для активною процессора (0, })
>' М =4 №,,/) + ■! = (.
Следовательно, все ак I пплые процессор},! имеют ненулевой номер строки.
Утверждение 2. Для двух процессоров (¿( А) и (У, к+[). I > 0. / е Z, находящихся в одной строке и пе являющихся горизонтальными отказами;
! + а/Ч' Л) - '¿! ('.7+0 > 0- (6)
Докамгтельство. Пусть 1-Х. Поскольку процессоры 0, к) и (;, к+[) не являются горизонтальными о¡казами, для ннх Ь ((, к) - И (/, к+Г) - 0. > iii [ыв;:я (1),
- Ф'.М) = - {а (л;) & [И 0',у+1) V
и? ('./>&£/('■/>1-
ЕСЛИ &(Ц) = 0, ТОЙ {/,/) &. $ (;',/) = 0 н/(/,;> - а/' 0< у+1) =0. Если & и, /)- I, то (к (/, Ж) =1 - & (<-Ж) * <>.
Значит, для / = I / + цГ<1/) - &(/,]+{) -I + £/"(К ]) ■ ¿[(1, /+[) > I + 0> и.
Пусть I, Тогда I + # (/,/) - £/(;гу+0 I > I + 0> 1 + 0 1 = п.
Итак, для I > 0 справедливо неравенство (6).
Утверждение 3. Если два активных процессора находятся & одной и той же строке процессор-нон матрицы, причем один цз них захвачен, а другой не], то их ло1 ичеекпе номера строк различны-.
Доказательство. Пусть процессор (:,/) захвачен, а процессор (¿,7,) не захвачен, Это означает, что г (!',},) V й? ='и (1)2) - (I = У. Вычисляя логические номера строк по формуле (3), с \'четом (5) получаем:
'> (и) -'+ [- ('+1 Л) V ^ (ж ,7,-1)] = ' + 1; I (Ш 4 [0 V В] = /.
Следовательно► для процессоров 0',/,) и (/,7,) логические номера строк разлнчт>1-
Утверждение 4. Два процессора, являющие ей прямыми за места гелями и находящиеся в одной н той же строке процессорной матрицы, имеют различные логические номера столбцов.
Доказательство. Пусть процессоры (?',/) и 0,]+!), I > 0, С € Z, являются прямыми заместителями: процессоров из последующей строки: : (Ж,/) = 2 (Ж,7+0 = 1- Из (4) и (5) следует: ; (/,/«) =7+' " &('+1,7+');/ 0'-/) =] - к/Ж / (^+0 -/ 0,Л - I + йА'+1,;>£/(/+1,7+0-
Поскольку процессоры (Ж, у) " ('+1.7+0 являются юрнзонта м.ными отказами, значит, для них выполнены условия утверждения 2 и справедливо неравенство (6). Следовательно,/
(!'J+О -J' (f.7) > 0- и процессоры (i,/) и (í,j+í) имеют различные логические координаты столбцов.
Подобным образом могут быть доказаны:
Утверждение 5. Два процессору, являющиеся диагональными заместителями и находящиеся в одной и той же строке процессорной матрицы, имеют различные логические номера столбцов.
Утверждение6. Два активных процессора, не являющиеся заместителями и находящиеся в одной и той же строке процессорной Maipintu. имеют различные логические номера столбцов.
Утверждение 7. Процессор (¿,j), являющийся диагональным заместителем и процессор (/. /+/), г > 0, г е Z, являющийся прямым заместителем, имеют различные логические номера
С I олбцов.
Утверждение 8. Процессор (t,J), являющий ся прямым заместителем и процессор (í, /■+(),
I > 0, i е Z, являющийся диагональным заместителем, имеют различные логические номера столбцов,
Как следствие, справедливо:
Утверждение 9. Логические индексы любых двух активных процессоров, расположенных в одной строке матрицы, различны.
Для процессоров, расположенных в соседних строках, выполняется:
Утверждение 10. Еслн Процессоры (i,].) И (/+■ 1,/j) активны н не захвачены, то их логические координат!,! строк различны.
Доказательство. Процессоры (Í,/.) и (f+IJJ не захвачены, следовательно, для гтих - (>+1, j \ - z (ijj =d{i+\Jt-l) = d(ijt- О = ^ С= >'V+1, L) = 0. Вычисляя логические номера строк по (3), с учетом (5) получаем: Г {i,jt) = Ь ' ('+' J-,) = ' +
II (Ж , /j) - Г i + 1 ■ i = t, следоватсл.но, логические координаты арок различим что и требовалось доказa iь.
Утверждение ¡L Еслн процессоры (/, у.) и (í+1,7j) оба являются замес i ителями, прямыми либо диагональными, то их логические координаты ■.трок различны.
Утверждение 12. Если процессор (/, /) активен и Не захвачен, а процессор (í+J./h-í), ( > 0,1 е Z, является прямым или да ¡повальным заместителем, то их логические координаты строк ргпличн ы.
Утверждение 13. Если процессор (i, J) является прямым заместителем элемента из последующей строки, а процессор (Ж,7+0. f > ü, f е Z активен и не захвачен, то их логические коор-линаты столбцов различны.
Утверждение ¡4. Если процессор (т, j) является диагональным заместителем элемента из последующей строки, а процессор ('+!,./+0г ' >
О, I е Z активен и не захвачен, то их логические координаты столбцов различны.
Следствием является;
Утверждение ¡5. Логические индексы любых двух активных процессоров, расположенных в соседних строках матрицы, различны .
Утверждти& 16. Ненулевые логические коор динаты процессорны.ч элементов различны.
Доказательство. Рассмотрим активные процессоры (/„у,) Й т > 0, т е Z. При т = О справедливо утверждение 9 и логические индексы процессоров различны. При m = ! справедливо утверждение 15 и логические индексы процессоров различны.
Пусть тп > 1, Вычисляя логические номера с грок по формуле (3), с учетом (5} получаем: г UJ)-i /Г1Ц;
Г (i+m j) = i + m + [: (j'+ i , v d (/+1 ,y5-1}]; Г (í+я!, л) - Г (Ц> = nt + [z <í+ UíJ V d (/+ 1Д4Л -
[: (i+l,j\) V d (í+j .Á-I)l> m - I > í - I = 0.
и логические номера строк различны.
Следовательно, для любых двух элементов процессорной матрицы логические координаты, вычисленные по формулам (3) и (4), будут раз-личнье, что и требовалось доказать.
Из справедливости утверждения 16 следует корректность предлагаемого алгоритма диагонального захвата для реконфигурации отказоустойчивой процессорной матрицы с сохранением структуры квадратной решетки.
Заключение
В настоящей статье предлагаю! ■■■1 логический уравнения для вычисления сигналов перестройки по алгоритму диагонального захвата, позволяющему обеспечить отказоустойчивость процессорной матрицы. Разработан алгоритм вычисления новых логических индексов для процессорных элементов и доказана его корректность.
УДК 612.342
А.И. Лшпеиа
АЛГОРИТМЫ РЕШЕНИЯ СЛАУ С МАТРИЦАМИ ТЕПЛИЦА
■ ¡Институт оптического мом^торима СО РАН "Томский государственный педагогический униаероитет
Пусть имеется СЛАУ АХ= У, (1)
где Л - невырожденная теплицева матрица порядка N=2"; п - натуральное число. Матрица А имеет вид:
Г И., ■■■ а г>.
_а„. , а,., ... ас_
Представим [1-4] А=В-С, где В - невырожденная матрица, имеющая простое обращение. Тогда (I) перепишем в виде. БХ-СХ + У. (2)
Итерационный процесс можно проводить по схеме (2, 5]:
БХ'Г">=СХ<П>+У <Э)
или Х*""= г+В 'СХ^, где 'У; п=0,1,...
Матрицу В можно получить с помощью ОДП Фурье или Уолша [6-!0].
Пусть ТАТ '=5, где Т-ОДП Фурье
нлн Уолша. Положим ТВТ1=0. Отсюда В=Т Тогда В"1 =Т'Б"'Т,. На хождение матрицы О-1 не представляет труда ввиду ее диагональности Описанный выше итерационный процесс сходит-
ся, если ||В1''С||<1. Сходимость подразумевается в смысле сходимости по норме матрицы А.
Ортогональные дискретные преобразования (ОДП) возможно использовать I! при решении з.щач обращения матриц.
Будем считать, что обратная матрица В"1 начальная. Приближение матрицы В1 к обратной матрице А 1 будем проводить по следующей формуле [! I ]:
В. 'аЕ-АВ/Ч^ОЛ,... Итерационный процесс можно считать законченным, когда ЦТ-АН,,"1где ¿1 - наперед заданное положительное число Сходимость итерационного процесса обеспечивается условием [11]: ||Е-АВ;']|<|
При зтом условии итерационный процесс сходится быстро.
Рассмотрим другой способ решения СЛАУ с эрмитовыми матрицами. Для этого умножим слева СЛАУ АХ=В, где А - невырожденная матрН' ца порядка Ы, на сопряженную к А матрицу А", Получим: А'АХ = А*В. Обозначим А'А = К, А*В = У. Тогда КХ=У (4)
Матрица К является эрмитовой, поэтому к ней можно применить теорему Шурат которая гоно-
