CC BY
39Стыковка сигнальных процессоров семейства А08Р-21ХХ с потоками Е1
в изделиях телекоммуникационной техники
Появление на отечественном рыико сигнальных процессоров семейства ADSP-21XX фирмы Analog Devices явилось заметным вкладом в арсенал средств разработчиков электронной аппаратуры. В рекордно короткие сроки легко узнаваемые изображения этих процессоров заполнили рекламные листки и журнальные страницы, посвященные образцам новой техники самого различного профиля. Публикация сведений о возможностях очередного процессора сопровождалась последующим всплеском сообщений об его использовании в новых разработках, смещая симпатии разработчиков от уже ставших привычными процессоров Texas Instruments к ADSP-21XX.
Сергей Шаврин
sss@srd.mtuci.ru
Привлекательность последнего семейства легко объясняется целым комплексом его свойств и, в частности, возможностью построить компактную и в то же время дешевую сложную быстродействующую систему без использования каких-либо специальных аппаратных средств и даже без быстродействующих запоминающих устройств. Кроме того, выпуск «конструкторов» Е2-К1Т Ше позволил существенно сократить сроки разработки за счет их включения прямо в состав многих мелкосерийных изделий.
К уникальным свойствам процессоров А05Р относится поддерживающая высокое быстродействие пятишинная архитектура, наличие в их составе аппаратных умножителя и сдвигателя с оптимальной с точки зрения обработки сигналов разрядностью, способность загрузки из дешевых внешних ЗУ, возможность организации кольцевых буферов и т. п. Настоящая статья представляет собой начало серии публикаций об использовании особенностей процессоров этого семейства при построении узлов и реализации алгоритмов. характерных для техники телекоммуникационного оборудования.
С точки зрения разработчика далеко не последнее место в ряду достоинств процессоров семейства А05Р-21ХХ занимает наличие в них двух последовательных портов, ориентированных на взаимодействие с первичными цифровыми потоками Е1 и Т1. и включающих автобуферирование с аппаратными средствами компандирования.
Постановка задачи
Строго говоря, без применения специальных мер цикловая синхронизация с потоком поддерживается только одним портом — БРОНЮ. В многоканальных системах он обеспечивает возможность построения на базе процессоров семейства АОБР-ЗШ различного рода оконечных устройств
связного оборудования. Однако на практике не менее важной и значительно более часто встречающейся задачей является построение различных «транзитных» устройств, включаемых в разрыв первичных цифровых потоков. К таким устройствам относятся транскодеры, эхоподавляющие устройства, статистические системы передачи и т. п.
Задача построения «транзитных» по первичным цифровым потокам устройств может быть решена различными средствами — например, использованием последовательных портов SP0RT0 отдельных процессоров для прямого и обратного направлений передачи.
Ниже излагается попытка организовать суррогат многоканальной функции для порта SPORT 1, успешно зарекомендовавший себя в ряде серийных изделий. Предлагаемые решения позволяют строить достаточно сложные устройства обработки ИКМ сигнала на базе одного сигнального процессора ADSP-21XX.
Проблема синхронизации
Как известно, синхронизация последовательных портов процессоров семейства ADSP-21XX с внешними сигналами для трактов передачи и приема осуществляется соответственно импульсами TFS и RFS. Поддерживаются два вида синхронизации — каждого передаваемого слова или одиночная в начале обмена. Характерно, что ни тот ни другой вид синхронизации в чистом виде не дают возможности засинхронизовать первичный цифровой поток. Так, в режиме синхронизации каждого слова под словом понимается последовательность, которая может содержать от 3 до 16 бит. что исключает возможность использования выводов TFS и RFS для цикловой синхронизации первичных цифровых потоков. С однократной синхронизацией ситуация обстоит не легче — при круглосуточной многодневной эксплуа-
ации, характерной для телекоммуникацией* юго оборудования, неизбежно возникают бои, которые приводят к катастрофическим іпя передаваемого сигнала последствиям — іекратному сдвигу обрабатываемого потока иносительно положения канальных интер-злов. Таким образом, напрашивается вывод і необходимости использования других ре* >ений. в частности способности аппаратных редств осуществлять преобразование бипо-ярного линейного сигнала в униполярный с оответствующими логическими уровнями.
Фреймер на 0521530
Одним из таких узлов, получивших названо фреймеров, явился используемый в опи-ываемом устройстве трансивер первичного
оичк
ДЕэ
логт-гпа
рп=-----------
МЛИЭ —
ИС. 1
мс.2
ифрового потока DS2153Q. производимый )ирной Dallas Semiconductor. Он представля-т собой полнофункциональный регенератор ервичных цифровых потоков, оснащенный кемой подавления джиттера и обеспечиваю-|ИЙ преобразование биполярного линейного игнала, представленного в кодах AMI (ЧПИ) НОВЗ (КВПЗ) в униполярный код NR2 (БВН) целым набором сопровождающих тактиру-ицих сигналов, а также обратное преобразо-ание. При этом трансивер осуществляет все (ункции синхронизации по циклу и сверх-иклу, включая выделение сигнальных кана-оо из КИ16, а также процедуру CRC-4 в стан-артных алгоритмах.
Помимо названной основной функции мнеивер поддерживает ряд дополнительна к важнейшим из которых с точки зре-ия синхронизации порта SPORT 1 процессо-OD ADSP-21XX относятся возможность квозной передачи информации в КИО с из* енением направления приема и передачи, также способность формирования сигна-ов сопровождения начала цикла (сигналы SYNC TSYNC, формируемые синхронно с итом Si) и конца каждого канального ин-■рвала (сигнал RCHCLK. формируемый син-ронно с младшим битом каждого канально-) интервала). Перечисленные особенности эансивера наряду с возможностью быст-
рой ресинхронизации последовательных портов процессоров ADSP-21XX явились предпосылкой построения «транзитных» по первичному цифровому потоку устройств, одно из которых изображено на рис. 1.
Предложенная схема включения снимает такой в общем-то серьезный недостаток последовательных портов процессоров семейства ADSP-21XX, как использование общего для цепей приема и передачи тактового сигнала SCLK.
На рис. 2 представлена схема соединения выводов порта SPORT 1 A0SP-21XX с сигнальными выводами трансивера 0S2153Q. вспомогательные цепи, а также цепи программирования трансивера на рисунке не показаны. Стрелки указывают направления передачи сигналов и обязывают к соответствующему программированию представленных цепей. Так, например, выводы RFS1 и TFS1 процессора должны быть запрограммированы как входы (биты 8 и 9 регистра SP0RT1 Control по адресу Ox3FF2 должны быть установлены в 0), а вывод RSYNC трансивера — как выход цикловой синхронта-ции (биты 5 и 6 регистра RCR1 должны быть также установлены в 0).
Работа устройств
Общая идея взаимодействия заключается в следующем:
• информация, принимаемая в SP0RT1, также как и передаваемая в него, записывается в специальные буферы обмена, которые через SP0RT1 Autobuffering Register ассоциируются с соответствующими направлениями передачи;
• SPORT 1 переводится в режим синхронизации по каждому передаваемому слову в
соответствии с алгоритмом Normal Framing;
• трансивер DS2153Q устанавливается в режим сквозной трансляции КИО: выход RSYNC используется для выдачи сигнала цикловой синхронизации;
• по прерыванию IRQE функционирование порта останавливается (управлением по биту 11 регистра System Control Register по адресу Ox3fff), и порт ресинхронизируется на начало работы по следующей посылке; в это время в тракт передачи осуществля-
*са* ІІІІІІШІПЛПЛЛПШІГи
0411 J r,r I ,0*1
т»ш Св©в®©©6©Э0©ОО
Рис. 3
ется сквозная — через трансивер — передача сигнала КИО.
Выходные цепи порта на это время переходят в высокоомное состояние;
• по ближайшему активному сигналу РСН-С1К. соответствующему последнему биту КИО, работа порта возобновляется; к этому времени указатели автобуферирования трактов приема и передачи БРОРТ1 должны быть установлены
АРГУССОФТ Компани
оФігТтіСіьиьш лнетпи оь
I DEVICES
A DSP-218* A DSP-2106x
высокопроизводительные цифровые сигнальные процессоры
а
- npm jmuuiu* соиисіїїімосіь a fuuk.ix ccuciVi и j;
- КС КОМЯІІДМ • »a ОЛМІІ ІІІІК.ІІ.
- BOIUOAUOCIl выполнения iicataiuun «мкр.ишн u один цикл;
• мигсрфсін: npMsiom ;<0CT>iiu к іим«ш. ■ 2 fiuiripwv носJc.iOkaic.lui ut нори.
- нсбо.н.шла ширсо.шии» ишцшкпк
• у.юСмілс iiiu'tpvAiciiiaiii.iikKv'pc.lciit.i
• iipocuiicuua пеня.
24 ноябри I'm м. и •
і и її.ці VN Vl.OC DkA ICF-S uo \USI*
ІІаімии* Mauniiaiun gMU. n< Ііапркютшг ■ ШПИОН. 11 OIV .1,. . . 1 Jlfltpw 1 (ПУмшіиі (]«ріі»«ма I l(ra*ltsn IcItKi
• ADSI-JIII ІЇІГ 16 k mnom
• лпмчіїо TP i»k ~ uK •л :»
•• Mtsr-UMI. 2S n otll ~|
•• Ш’-ІІ» J0.1> V- IftK I* ► nil
••*iwm' Ifr к l*K оГзл !
•• MlM'-JIW. •' " 1 8 К ■ k m Г
•• лікі'ітГ. JJ «К и f it
•tJ И >: ► .t»*i
•• M»M' JIIWM IS3 П ftk IS» аП8 I
К |іаі|И niur ii|uuiiv<oft.i ir«lrlUl«.i Ml \R0 cm- (j
••• ликггімо ”J0 і А, УУ l МЫя шЖ
••• mac :u*,i ПіІЗ I Men И «
••• млі'-лес Ш6 > AVJ їи£я mlin
MWf :i««l ЇІГ 13 я:ййп Г*»
□
ANALOG
DEVICES
POURN8
СРОаге
hPKTRCNIX
Honeywell
BG
Наш цдрес : 129085. Москва. Проспект Мира, 95 ы Тс».: (095) 217-2487. 217-2519. 217-2505 : Факс: (095) 2І6-М-42 ;
1 Inіерпеї . hup://w w\v. аruussofl.ru ;c-mail cumponcntsruaigimoft.iu
ОТЛАДОЧНЫЕ СРЕДСТВА
Внутрисхемные эмуляторы для
ATMEL АТ89С51/52/55, АТ89С4051/2051
DALLAS DS87C520/530. DS80C320, DS5000
INTEL 80С31/32,87С51,87С51FA/FB/FC
80C51GB. 80С152.1821ВМ85. 1810ВМ86 PHILIPS 80C552/562
TEXAS Inst TMS320C10/25/50
НПФ «АСАН»,
Тел.: (095) 286-8475 http://www.ofC.ru/-asgor E-mall:asgorc»'orc.ni
на ячейку буфера, соответствующую КИ1. По окончании сигнала ИСНС1К БРОЯИ начнет взаимодействие с цепями передачи и приема по первому канальному интервалу. Временные диаграммы сигналов в цепях связи трансивера 0521530 с последовательным портом процессора приведены на рис. 3. Сигнал ТБЕЯ показан условно с точностью до времени выполнения подпрограммы обслуживания прерывания №0Е.
Блок-схема алгоритма ресинхронизации последовательного порта процессора в подпрограмме обслуживания прерывания 11?0Е представлена на рис. А.
Следует заметить, что в ряде случаев, когда приоритет прерываний критичен с точки зрения скорости обработки, представляется предпочтительной синхронизация последовательного порта БРОМО по аналогичным принципа* с использованием прерывания 1Н02.
Microchip: новинки'99
Р1С18Сххх
Новая серия микропроцессоров — микроконтроллеров, превосходящая по вычислительным возможностям и быстродействию все существующие PICmicro, AVR и аналогичные 8-разрядные и некоторые 16-раэрядные кристаллы. Производительность 10 MIPS на 10 МГц. Новая периферия: 3 регистра-указателя косвенной адресации, 2 ЦАП по 10 бит, АЦП 12 бит с программируемыми аналоговыми предусилителями, встроенный аппаратный контроллер протокола CAN-2.0B. Система команд расширена до 75 удобных инструкций, адаптированных под язык «Си». Однако сохранена программная совместимость снизу вверх с семейством PIC16. Память не имеет разделения на страницы. Адресация до 2 Мбайт непрерывного адресного пространства внешней памяти команд и 4 Кбайт данных. 2 стека: быстрый аппаратный и программный. Быстрое фиксированное время реакции на прерывание — 300 не.
Первыми в новом семействе в ближайшее время появятся PIC18C242. PIC18C442, PIC18C252 и PIC 18С452 в корпусах DIP для коммерческого температурного диапазона. Все они pin-to-pin совместимы с линейкой Р1С16С7х.
-I
pSI
~ UUMDl
Официальный эксклюзивный представитель фирм — производителей паяльного оборудовании РАСЕ и Weller по Северо-Западному региону России
ЫНИВЕРСАЛПРИБОР Росо"-19303А- сон«-п«рб»рг. и®***- пр. ша°ф <54,
тел /фо*с (812)277-22-33, 277-30-20,279-43-25 E mail рпЬогФфЬ him web стромимо: wwv/ pribor ai
• Паяльные станции РАСЕ, WEIIER
• Припои, флюсы, паяльная паста (Multicore, Alpha Metals)
• Технологическое оборудование для производства и сборки печатных плот
• Родионзмерительиые приборы (отечественные, импортные)
• Промышленная мебель (Treiton)
• Системы дымоуловливаиия (Cooper Tools, РАСЕ)
• Радиомонтажные инструменты
• Аппаратура измерения температуры, влажность, PH ...
• Оборудование по каталогом RS и FARNEU Осуществляется гарантийное обслуживание
