Новый инструментальный комплект Spartan-3A Starter Kit для практического освоения методов проектирования и отладки цифровых устройств с аппаратной и программной реализацией операций, реализуемых на основе ПЛИС семейств FPGA фирмы Xilinx Текст научной статьи по специальности «Компьютерные и информационные науки»

Валерий ЗОТОВ

walerry@km.ru

Для эффективного освоения возможностей и оценки преимуществ ПЛИС указанных семейств фирма Xilinx предлагает соответствующие стартовые инструментальные комплекты. К моменту подготовки данной публикации налажено серийное производство стартового комплекта Spartan-3A Starter Kit. В ближайшее время разработчикам будет также доступен инструментальный комплект Spartan-3AN Starter Kit. Новые стартовые инструментальные комплекты продолжают серию отладочных плат на основе кристаллов семейств Spartan-3 и Spartan-3E, представленных в [1, 2].

Цель настоящей публикации — ознакомление с основными функциональными возможностями и структурой аппаратного модуля Xilinx Spartan-3A Starter Board™, который входит в состав инструментального комплекта Spartan-3A Starter Kit™. Кроме того, в статье приводится информация об основных режимах работы указанной отладочной платы и ее отдельных узлов, которая позволяет избежать возможных ошибок при освоении и практическом применении данного инструментального модуля.

Новый инструментальный комплект Spartan-3A Starter Kit

для практического освоения методов проектирования и отладки

I V/ V/

цифровых устройств с аппаратной и программной реализацией операций, реализуемых на основе ПЛИС семейств FPGA фирмы Xilinx

Фирма Xilinx®, подтверждая в очередной раз статус ведущего мирового производителя ПЛИС, представила в конце прошедшего и начале текущего года несколько новых семейств кристаллов с архитектурой FPGA (Field Programmable Gate Array), которые являются дальнейшим развитием наиболее перспективных серий Virtex™ и Spartan™. Серия Spartan пополнилась следующими тремя семействами ПЛИС: Spartan-3A, Spartan-3A DSP и Spartan-3AN. Кристаллы этих семейств, отличающиеся повышенным быстродействием, большим объемом стандартных логических ресурсов и специализированных встроенных аппаратных блоков при относительно невысокой стоимости, ориентированы в первую очередь на применение в серийно выпускаемой аппаратуре.

Назначение и состав инструментального комплекта Spartan-3A Starter Kit

Инструментальный комплект Spartan-3A Starter Kit, обладая расширенными функциональными возможностями, имеет многоцелевое назначение. Прежде всего, как и предыдущий комплект этой серии [2], новый комплект предназначен для практического изучения методов сквозного проектирования цифровых устройств с аппаратной и программной реализацией операций, в том числе и для разработки встраиваемых микропроцессорных систем, на основе ПЛИС перспективных семейств FPGA фирмы Xilinx. Кроме того, инструментальный модуль Xilinx Spartan-3A Starter Board позволяет в наглядной форме познакомиться с архитектурными особенностями нового семейства ПЛИС и оценить его преимущества.

Рассматриваемый модуль может быть эффективно использован в качестве инструмента аппаратной отладки разрабатываемых проектов, а также для решения задач прототипирования. Такие варианты применения

инструментального модуля Xilinx Spartan-3A Starter Board обусловлены, прежде всего, использованием в его составе кристалла, обладающего высоким быстродействием, значительным объемом логических и трассировочных ресурсов, встроенных специализированных аппаратных блоков, в корпусе с большим количеством пользовательских выводов, а также наличием на печатной плате отладочного порта, предназначенного для подключения логического анализатора.

Относительно невысокая стоимость стартового комплекта Spartan-3A Starter Kit в сочетании с высокими техническими характеристиками и конструктивным исполнением инструментального модуля, входящего в этот комплект, в ряде случаев делают целесообразным использование этого модуля не только для отладки, но и для реализации рабочего варианта разрабатываемого устройства. Аппаратная реализация проектируемой системы на базе серийно выпускаемого модуля позволяет минимизировать время создания как опытных образцов, так и окончательного варианта разрабатываемого устройства или системы за счет исключения этапов проекти-

рования и изготовления печатной платы и монтажа компонентов. Включение в состав архитектуры инструментального модуля Xilinx Spartan-3A Starter Board таких элементов, как АЦП, ЦАП, преобразователь уровней сигналов интерфейса RS-232, формирователь физического уровня интерфейса 10/100 Ethernet PHY, открывает широкие возможности использования этой платы для реализации устройств цифровой обработки сигналов, автономных систем управления, сбора, передачи, приема и обработки данных, встраиваемых контроллеров с различными интерфейсами. Ресурсы кристалла, установленного на плате рассматриваемого модуля, позволяют выполнять на его основе проекты встраиваемых микропроцессорных систем, разрабатываемых на базе конфигурируемых 8-разрядных ядер семейства PicoBlaze™ [3-8] и 32-разрядных ядер семейства MicroBlaze™ [3, 9-12].

Инструментальный комплект Spartan-3A Starter Kit можно эффективно применять в учебных лабораториях университетов для организации практического изучения, например, современных методов проектирования цифровых устройств, микропроцессорных систем с различной архитектурой, устройств цифровой обработки сигналов, микроконтроллеров.

Отдельные схемотехнические решения, используемые в инструментальном модуле Xilinx Spartan-3A Starter Board, могут рассматриваться в качестве образцов при проектировании соответствующих узлов разрабатываемых устройств. Примерами таких решений могут служить вариант схемы питания ПЛИС семейства Spartan-3A и организация взаимодействия цифровой части проектируемой системы, реализуемой на основе ресурсов кристалла, с блоками аналого-цифровых и цифро-аналоговых преобразователей.

Инструментальный комплект Spartan-3A Starter Kit включает в себя все необходимые аппаратные и программные средства, которые требуются для практического изучения основ проектирования цифровых устройств и встраиваемых микропроцессорных систем на базе ПЛИС фирмы Xilinx и отладки собственных разрабатываемых проектов. В состав рассматриваемого стартового комплекта входят:

• плата инструментального модуля Xilinx Spartan-3A Starter Board;

• сетевой адаптер импульсного типа с выходным стабилизированным напряжением 5 В и максимальным током нагрузки 2,5 А, который предназначен для использования в качестве первичного источника питания инструментального модуля;

• стандартный USB-кабель типа Type A/Type B, предназначенный для загрузки конфигурационной последовательности в ПЛИС и программирования конфигурационных ППЗУ, установленных на плате инструментального модуля Xilinx Spartan-3A Starter

Board, а также для обратного считывания информации через соответствующий порт компьютера с помощью интегрированной схемы загрузочного кабеля;

• диск DVD-ROM, содержащий новую полнофункциональную версию системы проектирования ISE™ (Integrated Software Environment/Integrated Synthesis Environment) WebPACK™, а также оценочные версии САПР ISE Foundation™ и средств аппаратной внутрикристальной отладки разрабатываемых устройств Xilinx ChipScope Pro™, которые могут использоваться в течение 60 дней с момента установки.

Следует обратить внимание на то, что в поставляемом комплекте отсутствует подробная документация на инструментальный модуль (в том числе Руководство пользователя). Все файлы документации и архивы исходных модулей типовых проектов распространяются свободно через Internet. При поиске необходимой документации необходимо учитывать, что инструментальный модуль Xilinx Spartan-3A Starter Board выпускается в двух версиях (REV C и REV D), которые имеют несущественные отличия. Поэтому, прежде чем приступить к копированию требуемой документации, следует уточнить версию инструментального модуля, которая указана непосредственно на печатной плате. Чтобы скопировать Руководство пользователя Spartan-3A Starter Kit Board User Guide в PDF-формате для инструментального модуля версии REV C, нужно воспользоваться следующей ссылкой http://www.xilinx.com/bv-docs/userguides/ug330.pdf. Для версии REV D рассматриваемого модуля Руководство пользователя можно найти, используя ссылку http://www.xilinx.com/bvdocs/userguides/ ug334.pdf. Принципиальная схема инструментального модуля Xilinx Spartan-3A Starter Board представлена в файле s3e_starter_schematic.pdf, доступ к которому открывает ссылка http://www.xilinx.com/products/boards/files/ s3a_starter_schematic.pdf.

Для инструментального комплекта Spartan-3A Starter Kit специалистами фирмы Xilinx разработаны несколько типовых проектов, описания и архивы файлов которых можно скопировать, открыв Web-страницу http://www.xilinx.com/products/boards/ s3astarter/reference_designs.htm. Среди представленных на этой странице проектов, наглядно демонстрирующих возможности рассматриваемого инструментального модуля, присутствуют те, что предназначены для его тестирования.

Основные функциональные возможности инструментального комплекта Spartan-3A Starter Kit

Функциональные возможности инструментального комплекта Spartan-3A Starter Kit в значительной степени определяются характеристиками аппаратного модуля Xilinx

Spartan-3A Starter Board — главного элемента рассматриваемого стартового комплекта.

Отличительными особенностями этого инструментального модуля являются:

• использование в качестве основного компонента ПЛИС из семейства Spartan-3A с объемом 700 000 системных вентилей (13 248 логических ячеек) в корпусе FGG484, объем логических и трассировочных ресурсов которой в сочетании с большим количеством пользовательских выводов обеспечивает возможность реализации проектов устройств высокого уровня сложности;

• применение в качестве стандартного ППЗУ для хранения конфигурационных данных кристалла Flash-памяти серии Platform Flash, программируемой в системе, объемом 4 Мбит;

• наличие двух видов последовательной Flash-памяти объемом 16 Мбит с интерфейсом SPI (Serial Peripheral Interface), которые могут применяться для записи конфигурационной информации кристалла семейства Spartan-3A, исполняемого программного кода для встраиваемой микропроцессорной системы, реализуемой на базе 32-разрядного ядра семейства MicroBlaze, или в качестве энергонезависимой памяти данных;

• возможность использования модуля параллельной NOR Flash-памяти емкостью 4 Мбайт (32 Мбит), которая по выбору пользователя может выполнять функции хранения конфигурационной последовательности данных ПЛИС семейства Spartan-3A или программного кода встраиваемой микропроцессорной системы, реализуемой на основе 32-разрядного ядра семейства MicroBlaze;

• применение внешнего высокоскоростного синхронного динамического ОЗУ с удвоенной скоростью передачи данных, выполненного в виде DDR2 SDRAM емкостью 64 Мбайт (512 Мбит), существенно расширяющее возможности оперативной памяти встраиваемых систем, реализуемой на основе соответствующих внутренних ресурсов ПЛИС;

• наличие на плате разъемов стандартных интерфейсов вычислительных систем RS-232, PS/2, VGA и Ethernet, позволяющих разрабатывать и отлаживать проекты устройств с соответствующими интерфейсами, а также подключать к инструментальному модулю внешние устройства с последовательным интерфейсом, клавиатуру, мышь, дисплей (при поддержке этих устройств на уровне проектов);

• применение в составе модуля преобразователя уровней RS-232 и двух девятиконтактных разъемов DB-9 (типа DTE и DCE), которые обеспечивают возможность непосредственного одновременного подключения к последовательным портам отладочной платы двух внешних устройств различного типа (при реализации универсального

асинхронного приемопередатчика UART на основе ресурсов кристалла ПЛИС);

• наличие дополнительных компонентов, предназначенных для формирования физического уровня интерфейса 10/100 Ethernet PHY, который позволяет подключать инструментальный модуль через стандартный разъем непосредственно к соответствующей сети, при реализации контроллера Ethernet MAC в составе проекта, загружаемого в кристалл семейства Spartan-3A;

• подключение специальных и пользовательских выводов ПЛИС к контактам четырех разъемов расширения, соответствующих различным стандартам, поддерживаемым дополнительными периферийными инструментальными модулями (картами расширения), которые выпускаются фирмой Digilent Incorporated;

• присутствие на плате двух разъемов, предназначенных для подключения высокоскоростных входных и выходных сигналов, соответствующих цифровым дифференциальным стандартам, которые поддерживаются блоками ввода/вывода ПЛИС семейства Spartan-3A;

• использование интегрированной схемы загрузочного кабеля, позволяющей выполнять конфигурирование ПЛИС, а также непосредственное программирование элементов конфигурационной памяти и последовательной Flash-памяти с интерфейсом SPI, установленных на плате инструментального модуля, с помощью стандартного кабеля, подключаемого к USB-порту компьютера;

• наличие дополнительного разъема для подключения стандартных загрузочных кабелей различного типа, предоставляющих возможность выполнения операций конфигурирования ПЛИС и программирования ППЗУ в различных режимах, а также обратного считывания конфигурационных данных через порт JTAG-интерфейса;

• размещение на плате специального порта, предназначенного для выполнения операций аппаратной отладки с помощью логического анализатора;

• применение двухканального аналого-цифрового преобразователя ADC (Analog-to-Digital Converter) с интерфейсом управления SPI и шестиконтактного входного разъема, предоставляющих возможность сопряжения входов цифровой части разрабатываемого устройства, реализуемого на основе ресурсов ПЛИС, с выходами аналогового блока;

• наличие четырехканального последовательного цифро-аналогового преобразователя DAC (Digital-to-Analog Converter) с 12-разрядным разрешением, управляемого с помощью интерфейса SPI, и шестиконтактного выходного разъема, которые обеспечивают возможность сопряжения выходов цифровой части проектируемого устройства, реализуемого на базе кристалла, со входами аналогового блока;

• использование кварцевого генератора с частотой 50 МГц, предназначенного для формирования сигнала синхронизации большинства компонентов инструментального модуля, включая ПЛИС;

• наличие восьмиконтактной панели для установки дополнительного кварцевого генератора в соответствующем DIP-корпусе, который может применяться в качестве альтернативного или дополнительного источника сигнала синхронизации;

• присутствие на плате жидкокристаллического дисплея и светодиодных элементов индикации, обеспечивающих возможность визуального контроля напряжения питания, процесса конфигурирования кристалла и функционирования разрабатываемых устройств;

• наличие четырех ползунковых переключателей, четырех кнопок и инкрементного (инкрементального, пошагового) энкодера с совмещенным кнопочным переключателем, которые могут использоваться, например, для выбора конфигурационной последовательности, загружаемой в кристалл ПЛИС, ручной установки режима работы реализуемой системы или в процессе отладки проектируемой системы, а также для тестирования инструментального модуля и прикладного программного обеспечения;

• использование комплексной схемы управления питанием на основе комбинированных интегральных стабилизаторов, выполняющей функции формирования напряжений, необходимых для питания компонентов модуля, в том числе для блоков ввода/вывода и ядра кристалла FPGA, конфигурационного ППЗУ, элементов оперативной и постоянной памяти, ЦАП и АЦП, интегрированной схемы загрузочного кабеля;

• наличие кнопки, обеспечивающей реализацию режима принудительной загрузки конфигурационной последовательности проекта в кристалл;

• полная совместимость аппаратного модуля со всем семейством систем проектирования и программирования кристаллов фирмы Xilinx серии ISE (ISE WebPACK [13] и ISE Foundation) версии 9.x и поддержка средствами разработки встраиваемых микропроцессорных систем Xilinx EDK [3, 12].

Архитектура инструментального модуля Xilinx Spartan-3A Starter Board

Внешний вид инструментального модуля Xilinx Spartan-3A Starter Board версии REV C показан на рис. 1. Все компоненты модуля смонтированы на печатной плате с двусторонним размещением компонентов.

Архитектура инструментального модуля Xilinx Spartan-3A Starter Board внешне имеет много общего со структурой отладочной платы Xilinx Spartan-3E Starter Board [2].

Рис. 1. Внешний вид инструментального модуля Xilinx Spartan-3A Starter Board версии REV C (вид сверху)

При этом следует учитывать, что отдельные структурные элементы, имеющие одинаковые обозначения в указанных модулях, отличаются по своим параметрам и по способу реализации на уровне принципиальных схем. На рис. 2. изображено структурное представление архитектуры нового инструментального модуля.

Основными элементами архитектуры аппаратного модуля Xilinx Spartan-3A Starter Board являются:

• кристалл XC3S700A семейства Spartan-3A в корпусе FGG484 с шариковыми выводами для бессвинцовой пайки, на основе ресурсов которой реализуется проектируемая система;

• программируемое в системе ППЗУ серии Platform Flash XCF04S, предназначенное для хранения конфигурационных данных ПЛИС XC3S700A;

• блок загрузки конфигурационных данных;

• схема управления конфигурированием ПЛИС;

• блок синхронизации, предназначенный для формирования исходных внешних (по отношению к кристаллу) тактовых сигналов;

• внешнее высокоскоростное ОЗУ;

• узел двухканального аналого-цифрового преобразователя (АЦП);

• узел четырехканального цифро-аналогового преобразователя (ЦАП);

• блок параллельной NOR Flash-памяти емкостью 4 Мбайт (32 Мбит);

• блок последовательной Flash-памяти объемом 2x16 Мбит с интерфейсом SPI;

• узел последовательного интерфейса RS-232;

• узел интерфейса 10/100 Ethernet;

• блок коммутации высокоскоростных дифференциальных сигналов;

• схема формирования и контроля питающих напряжений;

• блок светодиодных индикаторов;

• двухстрочный 16-значный жидкокристаллический дисплей;

• блок ползунковых и кнопочных переключателей;

Блок загрузки конфигурационных данных

Конфигурационное ППЗУ Platform Flash

Модуль параллельной NOR Flash-памяти

Модуль последовательной Flash-пэмяти SPI

Синхронное динамическое ОЗУ на основе DDR2 SDRAM

Двухканальный SPI-программируемый АЦП

Разъем входных аналоговых сигналов

Четырехканальный SPI-программируемый ЦАП

Разъем выходных аналоговых сигналов

х

плис

FPGA

Spartan-3A

XC3S700A

J___t__L

Схема управления конфигурированием ПЛИС

Блок синхронизации

Отладочный порт

Блок переключателей

Блок коммутации дифференциальных сигналов

Блок светодиодных индикаторов

Жидкокристаллический

дисплей

Схема преобразования уровней RS-232

Порт VGA

Порты RS-232

Модуль физического уровня интерфейса 10/100 Ethernet

Порт PS/2

———| Порт 10/100 Ethernet

Разъемы расширения

0,9 В 1,8 В 3,3 В 3,3 В 1,8 В 1,2 В PowerONLED Схема формирования напряжений питания

Рис. 2. Структурное представление архитектуры инструментального модуля Xilinx Spartan-3A Starter Board

• отладочный порт;

• стандартные разъемы интерфейсов PS/2,

VGA и Audio Stereo Mini Jack;

• четыре разъема расширения.

Краткая информация об архитектурных особенностях и основных технических характеристиках ПЛИС XC3S700A, являющейся главным элементом рассматриваемого инструментального модуля, приводится в следующем разделе.

Блок загрузки конфигурационных данных включает в себя интегрированную схему загрузочного кабеля, разъем USB-порта и разъем, предназначенный для подключения внешних стандартных загрузочных кабелей различного типа к JTAG-порту инструментального модуля. Выводы JTAG-портов типового конфигурационного ППЗУ XCF04S серии Platform Flash и ПЛИС XC3S700A, установленных на плате модуля Xilinx Spartan-3A Starter Board, соединены соответствующим образом, образуя единую цепочку периферийного сканирования. Такое решение позволяет выполнять операции программирования ППЗУ

серии Platform Flash XCF04S и загрузки конфигурационных данных непосредственно в ПЛИС из компьютера через один разъем. Кроме того, таким же образом можно выполнять программирование последовательной Flash-памяти с интерфейсом SPI. Разъем JTAG-порта инструментального модуля позволяет использовать для операций конфигурирования, периферийного сканирования и программирования ППЗУ универсальные загрузочные кабели, выпускаемые фирмой Xilinx: Parallel Cable III, Parallel Cable IV (PC IV) и Platform Cable USB, а также загрузочный кабель Digilent Parallel Cable JTAG3, который входит, например, в состав инструментального комплекта Spartan-3 Starter Kit [1]. Интегрированная схема загрузочного кабеля и разъем USB-порта позволяют выполнять операции конфигурирования ПЛИС и обратного считывания конфигурационных данных, а также программирования типового ППЗУ серии Platform Flash и последовательной Flash-памяти с интерфейсом SPI с помощью обычного стандартного USB-кабеля.

Таблица. Описание возможных режимов конфигурирования ПЛИС XC3S700A в инструментальном модуле Xilinx Spartan-3A Starter Board

Название режима конфигурирования ПЛИС Положение перемычек Mode J26 (комбинация сигналов на входах <M0:M1:M2>) Положение перемычки J46 Описание режима конфигурирования ПЛИС

Master Serial <0:0:0> DONE-CEPROM Автоматическая загрузка из конфигурационного Platform Flash, установленного на плате. После завершения конфигурирования ПЛИС данное ППЗУ переходит в недоступное состояние.

Master Serial Peripheral Interface <1:0:0> Отсутствует Загрузка конфигурационной последовательности из последовательного ППЗУ Serial Flash PROM с интерфейсом SPI, установленного на плате, в режиме SPI. ППЗУ серии Platform Flash находится в недоступном состоянии.

Byte Peripheral Interface (BPI) Up <0:1:0> <0:1:0> Загрузка конфигурационной последовательности из параллельного ППЗУ Flash PROM, установленного на плате, в режиме BPI Up. ППЗУ серии Platform Flash находится в недоступном состоянии.

JTAG <1:0:1> <1:0:1> Загрузка конфигурационной последовательности через JTAG-кабель, подключенный к JTAG-разъему модуля, или через интегрированную схему загрузочного USB-кабеля

Master Serial MODE

Master

Serial

Peripheral

Interface

MODE

Byte

Peripheral

Interface

Up

Mode

JTAG

MODE

Рис. 3. Расположение перемычек для каждого режима конфигурирования ПЛИС XC3S700A в инструментальном модуле Xilinx Spartan-3A Starter Board

В состав схемы управления конфигурированием ПЛИС инструментального модуля входят две группы коммутационных перемычек, кнопка PROG и светодиодный индикатор DONE. Три перемычки J26 предназначены для выбора режима конфигурирования кристалла и источника конфигурационных данных (типа ППЗУ, используемого для хранения конфигурационной последовательности ПЛИС). С их помощью задаются значения сигналов на входах выбора режима конфигурирования M0, M1, M2 кристалла XC3S700A. При отсутствии перемычки (разомкнутой паре контактов разъема J26) сигнал на соответствующем входе устанавливается в состояние высокого логического уровня (логической единицы). Установка перемычки переключает сигнал на соответствующем входе выбора режима в состояние низкого логического уровня. В таблице приведено краткое описание допустимых комбинаций коммутационных перемычек J26 и соответствующих режимов конфигурирования ПЛИС. На рис. 3. показано расположение перемычек для каждого режима конфигурирования ПЛИС.

Положение перемычки J46 определяет возможность и режим использования конфигурационного ППЗУ серии Platform Flash, установленного на плате. Применение данного ППЗУ возможно только при использовании режима конфигурирования кристалла XC3S700A Master Serial. Кнопка PROGRAM предоставляет пользователю возможность осуществления принудительной загрузки конфигурационной последовательности в ПЛИС из выбранного источника в любой момент времени. Светодиодный индикатор DONE визуально информирует об успешном завершении процесса загрузки конфигурационной последовательности в кристалл XC3S700A.

Основными элементами блока синхронизации являются: кварцевый генератор с час-

5,0 V

0,9 V (SSTL_ 18 Termination Voltage)

National Semiconductor LP3906 Regulator

1,8 V (DDR2 SDRAM TSupply Voltage)

18V

0,9 V (SSTL_ 18 Reference Voltage)

Spartan-3A FPGA

See Table

-► (Н7П See Table-

► (J1) See Table

► (J8) (М3)

► (L8) J CM4)

-► (N1) g (N4)

-► (R6) (E4)

► (Т1) (J5)

I—► (Тб) J (K6)

—► VCCO_3 (J3)

(K2)

(КЗ)

(M5)

(N3)

(М2)

(M1)

<P1)

г* (Н4) (H3)

SD LOOP

SD A<15:0>

Micron 512 Mb DDR2 SDRAM

SD_DQ<15:0>

SD BA<2:0>

SD RAS

SD CAS

SD WE

SD UDM

SD UDQS N

SD UDQS P

SD LDM

SD LDQS N

SD LDQS P

SD CS

SD CKE

SD CK N

SD CK P

SD ODT

І

A[ 12:0]

DQ[ 15:0] VREF

BA[1:0] VDD

RAS# VDDQ

CAS#

WE#

UDM

UDQS# UDQS LDM Г47Н32М16 (32Mx16)

LDQS#

LDQS

CS#

CKE

CK#

CK

ODT

►

Рис. 4. Схема питания и сопряжения высокоскоростного ОЗУ с ПЛИС XC3S700A в инструментальном модуле Xilinx Spartan-3A Starter Board

тотой 50 МГц, панель для установки дополнительного кварцевого генератора в восьмиконтактном DIP-корпусе и высокочастотный разъем типа SMA, который может использоваться для подключения внешнего сигнала синхронизации или вывода тактового сигнала, сформированного соответствующими внутренними модулями ПЛИС. Внешний тактовый сигнал, который вырабатывает кварцевый генератор, установленный на плате инструментального модуля, поступает на один из шестнадцати специально выделенных контактов кристалла, сопряженных с глобальными буферными элементами, а именно на GCLK5 (вывод E12 для корпуса FGG484). Так как выход каждого глобального буфера связан (через глобальные тактовые мультиплексоры) с глобальной сетью тактовых линий и цифровыми блоками управления синхронизацией (Digital Clock Manager, DCM) ПЛИС семейства Spartan-3A, то такое решение оптимальным образом обеспечивает возможность применения модуля DCM для получения сетки тактовых частот, соответствующих требованиям реализуемого проекта. Каждый цифровой блок управления синхронизацией позволяет сформировать тактовые сигналы с различным фазовым сдвигом, с удвоенной частотой и с одним из возможных коэффициентов умножения/деления частоты по отношению к входному тактовому сигналу [14, 15]. Сигналы, сформированные модулями DCM, могут использоваться для тактирования не только внутренних, но и внешних

12С

DAC_REF_AB

________(3,3 V)

Разъем

□ "

LP3906

VIN А VINB GND

VCC (3,3 V)

□

J22

DAC_REF_CD (3,3 V)

D

D

■

J REF = 1,65 V

Spartan-3A FPGA

(D16) (T7) (AB14)

(W6) (AA20) (W15)

(Y6)

SPI MOSI

AMP CS

SPI SCK

AMP SHDN

LTC 6912-1 AMP

И

DIN | Q 1112 | 3 | 0 111 2 | 31 DOUT _ AGAIN В GAIN CS/LD

SCK SPI Control Interface

SHDN

AD CONV

AMP DOUT

AD DOUT

LTC 1407A-1 ADC

+ A/D — Channel 0

+ A/D — Channel 1

... гізі loi .."WIspo

CHANNEL 1 CHANNEL 0 SCK SPI Control Interface

CONV

Рис. 5. Структурная схема узла АЦП и его сопряжения с ПЛИС XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board

ADC OUT

Slave: LTC1407A-1 A/D Converter

Spartan-ЗА AD CONV

FPGA spi_sck

Master

Do Di D2 D3 D4 D5 De D7 De Dg D10 Du D12 D13

Do Di D2 D3 D4 D5 Dg D7 De Dg D10 D11 D12 D13

iZr—

Channel 1

—izr—

—1ZI

Channel 0

Sample

Лг point

Sample

■Лг point

AD_CONV-SPI_SCK -ADC OUT-

лшшшшшшшшшшшшшишшшшшшшші..............ПППППП

Channel 0 Channel 1 Channel 0

---®000000000000<°Ь^Ю00000000000®-------@000

Рис. 6. Протокол передачи оцифрованных значений аналоговых сигналов на входы ПЛИС XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board

(по отношению к ПЛИС) элементов проектируемого устройства. Кроме того, применение схемы цифровой автоподстройки задержек (Delay Locked Loop, DLL), входящей в состав DCM, позволяет устранить временные перекосы, которые образуются при распространении сигналов синхронизации как внутри кристалла, так и на уровне печатной платы инструментального модуля. При использовании дополнительного или альтернативного кварцевого генератора его выход оказывается также подключенным к глобальному тактовому входу ПЛИС — GCLK2 (вывод V12 для корпуса FGG484). При установке дополнительного кварцевого генератора в соответствующую DIP-панель следует обратить особое внимание на то, чтобы нумерация выводов корпуса генератора совпадала с нумерацией контактов панели. Неправильное расположение кварцевого генератора может привести к выходу его из строя. Высокочастотный разъем типа SMA соединен с глобальным тактовым входом кристалла семейства Spartan-3A GCLK3 (вывод U12 для корпуса FGG484). Таким образом, любой из используемых внешних сигналов синхронизации допускает возможность применения модулей DCM для формирования необходимой совокупности тактовых сигналов с требуемыми значениями частоты и фазы.

Функции внешнего высокоскоростного ОЗУ выполняет микросхема синхронной динамической памяти DDR2 SDRAM MT47H32M16 емкостью 512 Мбит с организацией 32Мх16 разрядов, выпускаемая фирмой Micron Technology Incorporated. Все входы и выходы этой микросхемы памяти подключены к пользовательским выводам ПЛИС XC3S700A, которые относятся к третьему банку (Bank 3) блоков ввода/вывода. Для питания выходных каскадов этих блоков ввода/вывода ПЛИС и микросхемы памяти используется напряжение 1,8 В. Схема питания и сопряжения высокоскоростного ОЗУ с ПЛИС XC3S700A в инструментальном модуле Xilinx Spartan-3A Starter Board показана на рис. 4. Данное ОЗУ можно применять в составе проектов 32-разрядных микропроцессорных систем, разрабатываемых

на основе ядер семейства MicroBlaze, в качестве внешней оперативной памяти.

В состав узла АЦП входят следующие элементы: входной разъем J22, двухканальный предварительный усилитель и собственно двухканальный АЦП. На рис. 5 изображена структурная схема данного узла и его сопряжения с ПЛИС XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board.

Входные аналоговые сигналы подаются на контакты VINA и VINB разъема J22, с которого поступают на входы соответствующих каналов предварительного усилителя, реализованного на основе ИС LTC6912-1 фирмы Linear Technology. Данный интегральный усилитель выполняет функцию масштабирования входных сигналов. В микросхеме LTC6912-1 предусмотрена возможность программирования коэффициента усиления для каждого канала усилителя, которая осуществляется с помощью интерфейса SPI. При этом ПЛИС выступает в качестве ведущего устройства (Master), а интегральный усилитель — в качестве подчиненного (Slave).

Новые значения коэффициентов усиления передаются в виде 8-разрядного слова данных, первые четыре разряда которого определяют коэффициент усиления для канала B, а следующие четыре разряда — для канала A.

Собственно АЦП выполнен на базе ИС LTC1407A-1, также выпускаемой фирмой Linear Technology. Указанная микросхема содержит два независимых АЦП, каждый из которых выполняет преобразование аналоговых сигналов, поступающих с выходов предварительного усилителя, в 14-разрядный двоичный код. Результат преобразования в виде двух 14-разрядных слов данных передается в последовательной форме на соответствующие входы кристалла XC3S700A через интерфейс SPI. В процессе передачи данных ПЛИС функционирует в ведущем режиме (Master), а АЦП — в подчиненном (Slave). На рис. 6 представлен способ передачи оцифрованных значений аналоговых сигналов.

Узел ЦАП выполнен на основе ИС LTC2624 фирмы Linear Technology и включает также выходной разъем J5. В состав указанной

LTC 2624 DAC

3.3V

REF А

REF В

12С '

LP3906

REF С

REFD

Spartan-ЗА FPGA

(V7) (AB14)

(W7)

(AA20)

(AB13)

SPI MOSI

DAC_CS

SPI SCK

DAC CLR

12

12

12

12

DAC А

VOUTA!

DAC В

VOUTB;

DACC

■VOUTCI

DACD

-VOUTD:

SDI |__________________________| SDO

CS/LD

SCK SPI Control Interface

CLR

Разъем J5

DAC OUT

d

d

d

d

■

GND

: VCC ; (3,3 V)

Рис. 7. Структурная схема узла ЦАП и его сопряжения с кристаллом XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board

Рис. 8. 32-разрядный протокол передачи данных с выходов ПЛИС XC3S700A

на входы узла ЦАП инструментального модуля Xilinx Spartan-3A Starter Board

Spartan-ЗА FPGA

STMicro

M29DW323DT

LDCO

LDC1

HDC

LDC2

User-I/O

User-I/O

User-I/O

User-I/O

D[7:1]

D[0]

A[21:1]

A[0]

A[25:22]

NF CE

NF_OE >C

NF_WE

NF_BYTE

NF_STS

NF_RP

NF_WP

I NF D<14:8> ^

, NF D<7:1 > „

SPI_MISO

NF A<21:1>

NF_A<0>

"X

32 Mbit

Ё G W

BYTE RB RP WP

DQ[14:8]

DQ[7:1]

DQ[0]

A[20:0]

D15/A-1

Рис. 9. Схема сопряжения блока параллельной NOR Flash-памяти с ПЛИС XC3S700A в инструментальном модуле Xilinx Spartan-3A Starter Board

микросхемы входят четыре ЦАП с 12-разрядным разрешением и контроллер интерфейса SPI. Нарис. 7 представлена структурная схема узла ЦАП и его сопряжения с ПЛИС XC3S700A инструментального модуля Xilinx Spartan^A Starter Board. В цифро-аналоговых преобразователях DAC A и DAC B используется опорное напряжение с номинальным значением З,З В. Для ЦАП DAC C и DAC D в качестве источника опорного напряжения выступает регулируемый стабилизатор, выходное значение которого при включении инструментального модуля составляет З,З В. Установка требуемого уровня опорного напряжения в цифро-аналоговых преобразователях DAC C и DAC D осуществляется с помощью интерфейса I2C.

Для передачи значений цифровых сигналов, формируемых в ПЛИС, на входы ЦАП микросхемы LTC2624 применяется последовательный интерфейс SPI. При этом может поддерживаться как 24-разрядный, так и З2-разрядный протокол передачи данных. В процессе передачи данных кристалл выполняет функцию ведущего устройства (Master), а микросхема LTC2624 — подчиненного (Slave). Рис. 8 в наглядном виде поясняет использование З2-разрядного протокола передачи данных от ПЛИС к узлу ЦАП.

Сформированные аналоговые сигналы, уровень которых соответствует значениям входного 12-разрядного двоичного кода без знака и применяемого опорного напряжения, поступают на контакты A-D выходного разъема J5.

Блок параллельной NOR Flash-памяти выполнен на основе ИС M29DW323DT фирмы STMicroelectronics емкостью 4 Мбайт (З2 Мбит). Данное ППЗУ может применяться для выполнения различных функций в разрабатываемой системе. Во-первых, этот блок Flash-памяти можно использовать для хранения конфигурационной последовательности ПЛИС XC3S700A. В этом случае процесс загрузки конфигурационных данных в кристалл осуществляет в режиме Byte Peripheral Interface (BPI) Up. Во-вторых, данное ППЗУ можно применять для записи двух

Положение коммутационных перемычек J1 Источник конфигурационных данных в режиме SPI Возможность использования после конфигурирования ПЛИС

Atmel AT45DB161D Slave Select Signal STMicro М25Р16 Slave Select Signal

т Atmel AT45DB161D Доступна SPI ss в (Y4) Отсутствует

□ □ \ПП) STMicro М25Р16 Отсутствует Доступна SPI SS в (Y4)

ш Atmel AT45DB161D Доступна SPI ss в (Y4) Доступна ALT SS В (Y5)~

STMicro M25P16 Доступна ALT SS В (Y5) Доступна SPI ss в (Y4)

А □ □ Отсутствует Отсутствует Отсутствует

Рис. 11. Варианты расположения коммутационных перемычек J1 при выборе микросхем последовательной Flash-памяти с интерфейсом SPI в инструментальном модуле Xilinx Spartan-3A Starter Board

различных вариантов конфигурационной последовательности ПЛИС, которые используются для реализации режима динамической реконфигурации в кристаллах семейства Spartan-3A. В-третьих, в блок параллельной Flash-памяти может быть непосредственно загружен исполняемый программный код для 32-разрядного конфигурируемого микропроцессорного ядра семейства MicroBlaze. В-четвертых, это ППЗУ может выполнять функцию энергонезависимой памяти данных в проектируемых встраиваемых системах. Схема сопряжения блока параллельной NOR Flash-памяти с кристаллом XC3S700A в инструментальном модуле Xilinx Spartan-3A Starter Board приведена на рис. 9.

В состав блока последовательной Flash-памяти с интерфейсом SPI входят следующие элементы: интегральные микросхемы M25P16 фирмы STMicroelectronics и AT45DB161D фирмы Atmel объемом 16 Мбит каждая, а также две группы коммутационных перемычек — J1 и J23. ППЗУ, установленные в этом блоке, можно применять в качестве альтернативной конфигурационной памяти кристалла семейства Spartan-3A. В этом случае процесс загрузки конфигурационной последовательности данных в ПЛИС производится в режиме SPI. Структурная схема блока последовательной Flash-памяти с интерфейсом SPI и его сопряжения с кристаллом XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board представлена на рис. 10.

После завершения процесса конфигурирования кристалла последовательные Flash ППЗУ могут использоваться для выполнения других функций, например, для хранения исполняемого программного кода встраиваемых микропроцессорных систем, проектируемых на базе 32-разрядных ядер семейства MicroBlaze. Кроме того, на основе этих Flash ППЗУ может быть реализована энергонезависимая память данных встраиваемых систем. Выбор одной из микросхем Flash-памяти, используемой в качестве источника конфигурационной последовательности данных в режиме SPI, осуществляется с помощью группы коммутационных перемычек J1. Положение этих перемычек определяет также возможность применения последовательных Flash ППЗУ после завершения процесса конфигурирования ПЛИС. Возможные варианты расположения коммутационных перемычек J1 показаны на рис. 11. Группа коммутационных перемычек J23 используется совместно с контактами разъема JTAG-порта инструментального модуля Xilinx Spartan-3A Starter Board J25 для включения режима прямого программирования последовательной Flash-памяти через загрузочный кабель, предназначенный для конфигурирования ПЛИС.

Узел последовательного интерфейса RS-232 включает в себя схему преобразования уровней сигналов и два девятиконтактных разъема DB-9 (типа DTE и DCE). Схема преобразования уровней сигналов, выполненная на

основе ИС ICL 3232, предназначена для реализации асинхронного последовательного порта в соответствии с электрическими характеристиками интерфейса RS-232. При этом собственно универсальный асинхронный приемопередатчик UART выполняется на основе ресурсов кристалла программируемой логики. Структурная схема узла последовательного интерфейса RS-232 и его сопряжения с кристаллом XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board представлена на рис. 12.

В состав узла интерфейса 10/100 Ethernet входят схема формирования физического уровня интерфейса Ethernet PHY, кварцевый резонатор с частотой 25 МГц и разъем RJ-45. Схема сопряжения с физическим уровнем интерфейса Ethernet реализована на основе ИС LAN8700, которую производит фирма Standard Microsystems. Кварцевый резонатор с частотой 25 МГц используется для формирования внутренних тактовых сигналов микросхемы LAN8700. Нарис. 13 приведена структурная схема узла интерфейса

DCE Female DB9

DTE Male DB9

Рис. 12. Структурная схема узла последовательного интерфейса RS-232

и его сопряжения с кристаллом XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board

Spartan-3A FPGA

See Table (□8) (B2) (E11)

See Table (НЮ) (G10) (G12) (H12) (G12) (D10) (ЕЮ) (D15)

E TXD<3:0>

E TX EN

E TXD<4>

E TX CLK

E RX DV

E RXD<4>

E RX CLK

E CRS

E COL

E MDC

E MDIO

E NRST

SMSC LAN8700 10/100 Ethernet PHY

E RXD<3:0>

TXD[3:0]

TX_EN

TXD4/TX_ER/nlNIT

TX_CLK

RXD_[3:0]

RX_DV

RXD4/RX_ER

RX_CLK

CRS/PHYAD4

COL_MIL_CRS-DV

MDC

MDIO

nRST

RJ-45

Connector

{integrated magnetics)

J

і 25,000 MHz

Рис. 13. Структурная схема узла интерфейса 10/100 Ethernet и его сопряжения с кристаллом XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board

10/100 Ethernet и его сопряжения с кристаллом XC3S700A рассматриваемого инструментального модуля.

Блок коммутации высокоскоростных сигналов состоит из двух разъемов Receive (J2) и Transmit (J15), контакты которых соединены с контактами ПЛИС, допускающими их использование для организации ввода/вывода в соответствии с поддерживаемыми дифференциальными цифровыми сигнальными стандартами. Контакты разъема Receive (J2) предназначены для подключения входных дифференциальных сигналов, а контакты разъема Transmit — для коммутации выходных дифференциальных сигналов. Применение цифровых высокоскоростных дифференциальных сигнальных стандартов ввода/ вывода позволяет организовать передачу данных со скоростью, достигающей 600 Мбит/с. Контакты разъемов Receive и Transmit могут использоваться также и для коммутации обычных (однополюсных) сигналов.

Комплексная схема формирования и контроля питающих напряжений выполнена на основе двух комбинированных интегральных стабилизаторов LP3906, выпускаемых фирмой National Semiconductor. Кроме того, в эту схему входят группа коммутационных перемычек J9-J13 и светодиодный индикатор POWER. Каждая микросхема LP3906 включает в себя два импульсных DC/DC-преобразователя и два линейных стабилизатора с низким падением напряжения на управляющем элементе LDO (Low Drop Out). Для программирования значений выходных напряжений в указанных микросхемах применяют стандартный интерфейс управления PC. В качестве входного напряжения для этих комбинированных стабилизаторов используется напряжение 5 В, поступающее от сетевого адаптера. Наличие в цепи входного напряжения 5 В

выключателя POWER, установленного непосредственно на плате, делает более удобной работу с инструментальным модулем. Первый комбинированный интегральный стабилизатор LP3906 формирует напряжение 1,2 В для питания ядра кристалла семейства Spartan-3A и напряжение 3,3 В, используемое в блоках ввода/вывода этой ПЛИС и некоторыми компонентами инструментального модуля. Один из LDO-стабилизаторов этой микросхемы вырабатывает напряжение 1,8 В, которое необходимо для питания интегрированной схемы загрузочного кабеля. Вторая микросхема LP3906 используется для формирования напряжений 0,9 и 1,8 В, которые предназначены, прежде всего, для питания микросхемы синхронной динамической памяти DDR2 SDRAM, и напряжения 3,3 В, применяемого в качестве опорного в узле ЦАП. Светодиодный инди-

катор POWER используют для визуального контроля наличия или отсутствия входного напряжения.

Блок индикации инструментального модуля образуют восемь светодиодов, подключенных к пользовательским выводам ПЛИС. Данные светодиодные индикаторы можно использовать в проекте разрабатываемой системы, например, для визуального контроля выполнения алгоритма ее функционирования или в процессе тестирования инструментального модуля.

Жидкокристаллический дисплей, используемый в составе рассматриваемого инструментального модуля, предназначен для отображения алфавитно-цифровой информации в разрабатываемой встраиваемой микропроцессорной системе. Данный дисплей позволяет отображать как стандартные символы таблицы ASCII, так и символы, формируемые разработчиком. Алфавитно-цифровая информация может выводиться в виде двух строк, каждая из которых содержит до 16 символов. В составе жидкокристаллического дисплея используется встроенный контроллер Sitronix ST7066U, который полностью совместим с Samsung S6A0069X, Samsung KS0066U, Hitachi HD44780 и SMOS SED1278. Информация, которая выводится на дисплей, может передаваться со стороны ПЛИС посредством 4-разрядной или 8-разрядной шины данных. Схема подключения жидкокристаллического дисплея к выводам кристалла XC3S700A показана на рис. 14.

Блок кнопочных и ползунковых переключателей состоит из четырех кнопок без фиксации и четырех двухпозиционных переключателей, сопряженных с пользовательскими входами ПЛИС. Кнопочные переключатели можно использовать в проектируемых устройствах и системах для выполнения различных функций, например сброса, инициализации, изменения режима. Ползунковые переключатели позволяют устанавливать

Spartan-3A FPGA

(Y15)

(АВ16)

(Y16)

(АА12)

(АВ12)

(АВ17)

(АВІЗ)

(Y13)

(АВ4)

(Y14)

(W13)

All ------

|LCD_DB<7>390n>>DB7

( LCD DB<6> r___, . ^

I----—---—----1 [_^ nRfi

, LCD

, LCD

LCD.

------------------1_____

-DB<4>

, LCD.

LCD.

----------1___\w"

-DB<2> в»

, LCD.

-------------------------------------------1_______________

------------1---rw

►

LCD RS

LCD RW

►

Character LCD Display

DB6

DB5

DB4

DB3

DB2

DB1

DB0

E

RS

л a)

vf I

I'E S 4 -S

Ї2

Рис. 14. Схема подключения жидкокристаллического дисплея к выводам кристалла XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board

Spartan-ЗА FPGA

SYNC

(B11)

(C11)

VGA R<3>^°“

VGA R<2>

VGA R<1>2KQ VGA R<0>

1 kn CD-+

4k£2

dH

VGA VSYNC

VGA HSYNC

VGA. G<2> 1 кП

VGA G<1>2Wi

< О > G<0> 4 кП

VGA_B<3>£l°,n

< > В<2> 1 кП

< О > CD Л Je I 1

< о > о V со 4 кП

Red

Green

Blue

і

® ® © ® ®

82.5 Q

82.5 П

Vertical

Horizontal

HD-DB15 VGA Connector (front view)

(not VGA cable)

Рис. 15. Схема соединения контактов разъема VGA с выводами ПЛИС XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board

Рис. 16. Схема подключения контактов разъема PS/2 к выводам кристалла XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board

высоким или низкии логическим уровень сигнала на пользовательских входах кристалла, к которым они подключены. Кроме того, к данному блоку можно отнести кнопочный переключатель, совмещенный с инкрементным энкодером, и ползунковый переключатель SUSPEND, предназначенный для перевода ПЛИС XC3S700A, используемой в инструментальном модуле Xilinx Spartan-3A Starter Board, в приостановленный режим (режим пониженного потребления).

Отладочный порт выполнен в виде контактных площадок на верхней стороне платы инструментального модуля, предназначенных для подключения соответствующего разъема логического анализатора, который используется совместно с пакетом средств аппаратной внутрикристальной отладки Xilinx ChipScope Pro.

Контакты разъемов интерфейсов VGA и PS/2, установленных на печатной плате инструментального модуля, соединены с пользовательскими выводами ПЛИС через согласующие резисторы соответствующих номиналов. Схема подключения контактов разъема VGA к выводам ПЛИС XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board приведена на рис. 15.

Разъем интерфейса PS/2 позволяет подключить одновременно два устройства, например клавиатуру и мышь. Для этого целесообразно использовать соответствующий разветвитель. Схема соединения контактов разъема PS/2 с выводами кристалла XC3S700A инструментального модуля Xilinx Spartan-3A Starter Board изображена на рис. 16.

Большая группа пользовательских выводов ПЛИС XC3S700A разведена к контактам четырех стандартных разъемов расширения различного типа, которые обеспечивают возможность сопряжения инструментального модуля Xilinx Spartan-3A Starter Board с разнообразными внешними периферийными устройствами. Данные разъемы предназначены, в первую очередь, для непосредственного подключения различных плат расширения, выпускаемых фирмой Digilent Incorporated, в том числе модулей VDEC1 Video Decoder Board, FX2 Wire Wrap (FX2WW), FX2 Breadboard (FX2BB).

Краткая характеристика ПЛИС XC3S700A, используемой в инструментальном модуле Xilinx Spartan-3A Starter Board

Функциональные возможности ПЛИС XC3S700A, которая используется в инструментальном модуле Xilinx Spartan-3A Starter Board, характерны следующими показателями:

• логическая емкость кристалла составляет 1472 конфигурируемых логических блока (Configurable Logic Block, CLB) или 13 248 логических ячеек (Logic Cell, LC);

• 372 пользовательских контакта ввода/вывода;

• максимальное количество дифференциальных пар входов/выходов составляет 165 пар;

• высокое быстродействие, допускающее возможность реализации проектов с системными частотами свыше 300 МГц;

• применение восьми цифровых блоков управления синхронизацией (ЭСМ), выполняющих функции умножения, деления и сдвига фаз тактовых частот, и обеспечивающее расширенные возможности управления тактовыми сигналами не только внутри кристалла, но и на уровне печатной платы проектируемой системы;

• использование глобальной сети тактовых сигналов предоставляет возможность распределения сигналов синхронизации внутри кристаллов с малыми разбегами фронтов;

• наличие двух видов внутренней оперативной памяти: распределенной Distributed RAM, реализуемой на базе таблиц преобразования (LookUp Table, LUT) конфигурируемых логических блоков, и встроенной блочной памяти Block RAM, которая может быть организована как двухпортовое ОЗУ;

• максимальный объем внутренней распределенной оперативной памяти Distributed RAM составляет 92 кбит;

• предельная информационная емкость встроенной блочной памяти Block RAM, организованной в виде секций двухпортового ОЗУ по 18 кбит, составляет 360 кбит;

• возможность реализации быстрых внутренних интерфейсов к внешним высокопроизводительным элементам памяти (ОЗУ или ПЗУ);

• наличие 20 встроенных усовершенствованных аппаратных умножителей с возможностью конвейерной организации выполнения операций вычисления произведения двух 18-разрядных операндов;

• использование технологии SelectI/O™ позволяет поддерживать расширенный спектр однополюсных и дифференциальных цифровых сигнальных стандартов ввода/ вывода, в частности, LVTTL, LVCMOS12, LVCMOS15, LVCMOS18, LVCMOS25, LVCMOS33, SSTL25(I), SSTL18(I), HSTL(I), HSTL(III), PCI 3.3, PCI66_3, PCIX; LVDS, Bus LVDS, mini-LVDS, RSDS, Differential HSTL (1,8 В, тип I и III), Differential SSTL (2,5 В и 1,8 В, тип I), 2,5 В LVPECL;

• поддержка расширенной передачи данных с удвоенной скоростью Double Data Rate (DDR2), открывающая широкие возможности для реализации высокоскоростных интерфейсов со скоростью передачи данных до 333 Мбит/с и устройств цифровой обработки сигналов;

• применение специальной логики ускоренного переноса для выполнения высокоскоростных арифметических операций;

• наличие цепочек каскадирования обеспечивает возможность реализации функций с большим количеством входных переменных;

• полная поддержка протокола периферийного сканирования в соответствии со стандартами IEEE Std 1149.1 (JTAG) и IEEE Std 1532;

• наличие уникального идентификационного кода DNA у каждого кристалла, существенно упрощающего защиту прав интеллектуальной собственности;

• возможность использования в качестве конфигурационного ППЗУ широкого спектра недорогой Flash-памяти с различными интерфейсами;

• неограниченное количество циклов загрузки конфигурационных данных;

• поддержка шести режимов конфигурирования ПЛИС (Master Serial, Slave Serial, Slave Parallel, JTAG, Serial Peripheral Interface, Byte Peripheral Interface Up);

• низкая стоимость в сочетании с высокой производительностью, позволяющая использовать данный тип ПЛИС для реализации серийно выпускаемых устройств и систем.

В состав архитектуры кристаллов Spartan-3A XC3S700A входят те же структурные элементы, что и в ПЛИС семейств Spartan-3 и Spartan-3E. Основное отличие кристаллов семейства Spartan-3A проявляется в оптимизированном расположении программируемых блоков ввода/вывода (Input/Output block, IOB). Более подробное описание архитектуры и особенностей кристаллов семейства Spartan-3A можно найти в [14, 15].

На этом завершается рассмотрение возможностей и структуры аппаратного модуля Xilinx Spartan-3A Starter Board. Дополнительную информацию об инструментальном комплекте

Spartan-3A Starter Kit можно запросить у официального дистрибьютора фирмы Xilinx

в России, Беларуси и Украине — ЗАО «КТЦ

InlineGROUP™» (http://www.plis.ru/). ■

Литература

1. Зотов В. Инструментальный комплект Spartan-3 Starter Kit для практического освоения методов проектирования встраиваемых микропроцессорных систем на основе ПЛИС семейств FPGA фирмы Xilinx // Компоненты и технологии. 2005. №7.

2. Зотов В. Новый инструментальный комплект Spartan-3E Starter Kit для практического освоения методов проектирования встраиваемых микропроцессорных систем на основе ПЛИС семейств FPGA фирмы Xilinx // Компоненты и технологии. 2006. № 10.

3. Зотов В. Проектирование встраиваемых микропроцессорных систем на основе ПЛИС фирмы Xilinx. М.: Горячая линия — Телеком, 2006.

4. Зотов В. PicoBlaze — семейство 8-разрядных микропроцессорных ядер, реализуемых на основе ПЛИС фирмы Xilinx // Компоненты и технологии. 2003. № 4.

5. Зотов В. Система команд микропроцессорного ядра PicoBlaze, реализуемого на основе ПЛИС семейств Spartan-II, Spartan-IIE, Virtex, Virtex-E // Компоненты и технологии. 2003. № 5.

6. Зотов В. Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейства Virtex-II // Компоненты и технологии. 2003. № 6.

7. Зотов В. Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейства CoolRunner-II // Компоненты и технологии. 2003. № 7.

8. Зотов В. Особенности микропроцессорного ядра PicoBlaze, предназначенного для применения в проектах, реализуемых на основе ПЛИС семейств Spartan-3, Virtex-II и Virtex-IIPRO // Компоненты и технологии. 2005. № 5-6.

9. Зотов В. MicroBlaze — семейство 32-разрядных микропроцессорных ядер, реализуемых на основе ПЛИС фирмы Xilinx // Компоненты и технологии. 2003. № 9.

10. Зотов В. Система команд микропроцессорного ядра MicroBlaze // Компоненты и технологии. 2004. № 1-3.

11. Зотов В. Организация памяти микропроцессорного ядра MicroBlaze // Компоненты и технологии. 2004. № 5.

12. Зотов В. Embedded Development Kit — система проектирования встраиваемых микропроцессорных систем на основе ПЛИС серий FPGA фирмы Xilinx // Компоненты и технологии. 2004. № 4.

13. Зотов В. Проектирование цифровых устройств на основе ПЛИС фирмы Xilinx в САПР WebPack ISE. М.: Горячая линия-Телеком, 2003.

14. Spartan-3A FPGA Family: Data Sheet. Xilinx, 2007.

15. Spartan-3 Generation FPGA: User Guide. Xilinx, 2007.