CC BY
198
УДК 621.3.049.77 : 621.372.632 + 53.072 : 6S1.3
МЕТОДОЛОГИЯ ПРОЕКТИРОВАНИЯ АНАЛОГОВЫХ БЛОКОВ УБИС, ВЫПОЛНЕННЫХ ПО СУБМИКРОННОЙ ТЕХНОЛОГИИ
Д.В. Шеховцов, Ю.С. Балашов, А.И. Мушта
В статье раскрывается проблематика проектирования аналоговых блоков, используемых как в составе УБИС типа «система на кристалле» так и в качестве отдельных независимых изделий, применительно к субмикронным КМОП-технологиям. Приводятся маршрут и основные правила проектирования аналоговых блоков с использованием САПР, даются рекомендации по защите блоков от внутренних и внешних воздействий
Ключевые слова: методология, проектирование, УБИС, аналоговый блок, САПР
Введение1. Создание аналоговых электронных блоков, отвечающих современным требованиям, можно без особого преувеличения назвать искусством. Тем более, если речь идет об аналоговых блоках для систем на кристалле, при производстве которых используются субмикронные технологии.
Переход полупроводниковых технологий в область глубокого субмикрона (минимальные размеры длины канала транзистора от 180 нм и меньше) обеспечил возможность проектирования и изготовления ультрабольших интегральных схем (УБИС), степень интеграции которых превышает десятки миллионов транзисторов. Это позволяет реализовывать на одном кристалле радиоэлектронные системы, которые включают процессорные ядра, разнообразные контроллеры ввода/вывода, контроллеры памяти, саму память, всевозможные аналоговые блоки и другие компоненты.
В настоящее время все более широкое распространение получают УБИС типа «система на кристалле», предназначенные для применения в телекоммуникационном оборудовании. В составе этих схем может присутствовать достаточно большое количество сложных высокочастотных, как обычных, так и прецизионных модулей, например АЦП и ЦАП с высоким разрешением, модуляторы, тракты приема и передачи аналоговых сигналов и многие другие блоки формирования, преобразования и обработки сигналов. Как правило, при разработке таких модулей предъявляются повышенные требования к их функциональным к электрическим параметрам, а, следовательно, к схемной и топологической реализации.
Несмотря на то, что методики проектирования аналоговых схем развиваются несколько десятилетий, до сих пор они не гарантируют достижения безусловного успеха разработки. Важнейшую роль в успехе проекта играют опыт и искусство разработчика.
Постановка задачи. Современные способы проектирования систем на кристалле предусматри-
Шеховцов Дмитрий Витальевич - НИИЭТ, аспирант, тел. 89081326813
Балашов Юрий Степанович - ВГТУ, д-р физ.-мат. наук, профессор, тел. (4732) 929445
Мушта Александр Иванович - ВГТУ, канд. техн. наук, профессор, тел. 89610285069
вают использование готовых сложнофункциональных (СФ, IP) блоков, реализованных по принципу “включи и работай” (plug-and-play). Главное условие соблюдения этого принципа - совместимость, которая должна обеспечиваться единой методологией, включающей требования и рекомендации к спецификации, реализации и использованию СФ-блоков. Общие требования к спецификации предполагают наличие моделей высокого уровня, детального описания функционирования и используемой технологии. Рекомендации по реализации предусматривают разработку СФ-блоков как автономных устройств с компактными инфраструктурными блоками. И, наконец, правилами использования определяются такие способы объединения СФ-блоков в систему, которые обеспечат наименьшее взаимовлияние. Специфика проектирования аналоговых блоков проявляется в каждой их этих составляющих на всех этапах разработки, начиная от создания архитектуры и заканчивая формированием управляющей информации. Разработка аналогового блока представляет собой некоторое количество итерационных циклов, каждый из которых состоит из проектирования (первый цикл) или коррекции (второй и последующие циклы, коррекция по результатам моделирования) электрической схемы, топологии и аналогового моделирования. Временные затраты существенно возрастают с увеличением размеров и сложности проектируемого блока и напрямую зависят от количества итерационных циклов, поэтому одной из задач разработчика является сокращение их общего количества. Это возможно при соблюдении определенных правил проектирования, учете всех специфических сторон проектирования аналоговых блоков. Следующим важным фактором, влияющим на работоспособность схемы, является дальнейшее грамотное размещение топологии разработанного блока на кристалле с учетом исключения или уменьшения влияния других блоков схемы на работу аналогового блока.
Таким образом, вопрос проектирования аналоговых блоков в настоящее время остро стоит как перед разработчиками УБИС, так и перед разработчиками библиотек элементов и СФ-блоков. Для решения этого вопроса необходимо выработать универсальную методологию проектирования ана-
логовых блоков, соответствующую современному уровню и сложности проектирования, строго следуя которой можно существенно упростить и ускорить процесс проектирования с помощью уменьшения количества итераций, уменьшить или полностью исключить влияние ряда негативных факторов, значительно повысить вероятность получения годных схем. Для создания качественной универсальной методологии требуется дать рекомендации по выбору технологии производства УБИС, необходимо рассмотреть специфику проектирования аналоговых блоков, определить факторы, способные оказать влияние на стабильность работы блоков, их электрические параметры и характеристики.
Выбор технологического процесса изготовления при разработке аналоговых блоков. Основная трудность разработки аналоговых блоков заключается не в том, чтобы создать устройство, принципиально реализующее заданную функцию, а в том, чтобы добиться требуемых параметров этого устройства. А параметры в первую очередь зависят от характеристик используемых полупроводниковых приборов, то есть от технологического процесса изготовления кристаллов. Сегодня для создания УБИС типа «система на кристалле» в основном используются субмикронные КМОП-технологии. Известно, что при переходе на меньшие размеры элементов рабочие частоты можно повысить. Однако при уменьшении размеров снижаются рабочее напряжение и коэффициент усиления транзисторов, возрастают утечки и разброс параметров, очень сильно возрастает себестоимость изготовления экспериментальной и опытной партий из-за высокой цены шаблонов (масок), используемых в процессе изготовления.
Современное телекоммуникационное оборудование способно работать с сигналами, частота которых значительно превышает 1 ГГц. Проектирование подобных схем является очень сложной и трудоемкой работой, так как из-за особенностей реализации аналоговых проектов в субмикронном диапазоне результаты могут быть противоречивыми и не всегда предсказуемыми. Это приводит к необходимости оставлять большие "запасы", например, по быстродействию. Для схем, разрабатываемых по субмикронной технологии, такой запас может быть двух или трехкратным. Поэтому в настоящее время одним из наиболее перспективных направлений развития микроэлектронной базы, как зарубежной, так и отечественной, является разработка аналоговых блоков для УБИС с использованием 90 нм КМОП-технологии, относящейся к так называемым технологиям глубокого субмикрона.
Аналоговые СФ-блоки, разработанные для одного техпроцесса, как правило, невозможно использовать в системах на кристалле, изготавливаемых с применением другого техпроцесса, поскольку параметры блоков напрямую зависят от технологии. Возможности стандартного КМОП процесса довольно велики, он позволяет реализовать не только различного рода резисторы и конденсаторы, но и вертикальные рпр-транзисторы с подключенным к подложке коллектором, а также горизон-
тальные биполярные транзисторы. Несмотря на это, КМОП-технология является не самой удобной для реализации некоторых аналоговых функций, но разработчики СФ-блоков должны использовать ту технологию, которая выбирается для «системы на кристалле». В то же время наличие аналоговых блоков учитывается при выборе технологии для создания систем на кристалле.
В настоящее время существуют технологии, использующие более дорогой модифицированный КМОП-техпроцесс, в котором дополнительно формируются высокоомные резисторы, конденсаторы со структурой металл-диэлектрик-металл (МДМ), индукторы, биполярные диоды, транзисторы с уменьшенными утечками. Применяются эпитаксиальные структуры на низкоомной подложке. В таком процессе для аналоговых и цифровых блоков устанавливаются различные проектные нормы. Самым большим недостатком использования таких процессов является их высокая цена, обусловленная сложностью технологического процесса изготовления.
С уменьшением геометрических размеров и повышением быстродействия проблема учета тонких физических эффектов на кристалле становится при проектировании доминирующей. Упрощенные модели на большинстве этапов разработки уже не годятся. Чтобы обеспечить надежное проектирование, при субмикронных топологических нормах, необходимы точные модели и специальные средства анализа, учитывающие влияние таких факторов, как сложные паразитные ЯС-структуры, падение напряжения в шинах питания, индуктивность, электромиграция, высокочастотные эффекты, шум подложки [1], всевозможные утечки. Высокое качество характеризации библиотек элементов современных КМОП-технологий позволяет осуществить качественный и полный анализ работы схемы с помощью современных средств САПР и с учетом перечисленных паразитных эффектов.
Маршрут проектирования аналоговых блоков. Проектирование аналогового блока включает следующие этапы:
- расчет параметров на основе опыта предыдущих проектов, разработка структурной схемы и спецификации;
- разработка системной модели, оценочный расчет параметров внешних цепей и условий применения;
- оценочный расчет допустимого разброса электрических параметров разрабатываемого блока, оценка электрической мощности;
- выбор и обоснование технологии изготовления;
- разработка первого варианта электрической схемы;
- разработка эскизного топологического проекта;
- аналоговое моделирование, уточненный расчет параметров по результатам моделирования, прогноз статистических отклонений;
- разработка полной электрической схемы с уточненными параметрами;
- разработка топологии блока, физическая верификация;
- аналоговое моделирование, статистический анализ модели, расчет шумов и помех, анализ работы модели с внешним окружением;
- коррекция-электрической схемы и топологии блока, по результатам моделирования, аналоговое моделирование;
- разработка спецификации и модели высокого уровня;
- изготовление тестового кристалла и аттестация блока.
Представленный типовой маршрут проектирования аналогового блока применим для любой технологии изготовления.
В целом последовательность этапов аналогична маршруту проектирования цифровых блоков, но есть и существенные различия.
Учет факторов, способных оказать влияние на работу аналогового блока. С переходом технологий в глубокий субмикронный диапазон кроме очевидных плюсов разработчики получили и новые проблемы. Одной из самых существенных являются всевозможные паразитные токи утечки. Если в технологии 180 нм уровень утечек составляет несколько процентов относительно общего тока потребления, то в 90 нм диапазоне общий уровень утечек может составлять до половины общего тока потребления.
При проектировании топологии и анализе быстродействия нужно также учитывать, что предельное быстродействие аналогового блока ограничивается не нарушением функционирования, а снижением соотношения сигнал/шум и соответствующим возрастанием искажений в передаваемой информации [2].
В УБИС типа «система на кристалле», которые, по своему существу, являются аналогоцифровыми схемами, паразитное взаимодействие обычно проявляется как влияние переключающихся цифровых блоков на аналоговые. Это утверждение верно и в отношении аналогового блока, в структуре которого находится тактируемая цифровая схема. Основной источник помех - вентили между шинами питания и нулевого потенциала в момент их переключения. Он приводит к падению напряжения на омическом сопротивлении шин. При увеличении частоты переключений возрастает влияние индуктивности шин, вызывающей возникновение импульсов напряжения.
В аналоговых блоках паразитные ЯС-элементы в первую очередь приводят к уменьшению крутизны и увеличению уровня шума мало-шумящих биполярных и МОП-транзисторов, а также к изменению формы амплитудно-частотной характеристики и перекрестным помехам [3-6]. Взаимодействие аналоговых блоков через полупроводниковую подложку и межвыводную емкость корпуса может привести к появлению выбросов на фронтах выходных импульсов и даже неконтролируемым колебаниям (самовозбуждению).
Сильное негативное влияние на работу аналогового блока оказывают такие дестабилизирующие
факторы, как тепловые шумы, температурные эффекты, разброс параметров и рассогласование конструктивных элементов (транзисторов, диодов, конденсаторов и пр.) [7], которые всегда имеют место, несмотря на стабильность характеристик топологических структур современных КМОП-технологий. В связи с этим при проектировании схемы аналогового блока необходимо учитывать эффекты на уровне транзисторов такие, как короткоканальные эффекты, разброс параметров на кристалле, паразитные свойства, подпороговые эффекты, использование транзисторов с разными порогами, старение и надежность.
При проектировании системы питания, как аналоговых блоков, так и всей системы, особое значение имеют такие факторы как падение напряжения в шинах питания, увеличение плотности тока, электромиграция, области локального перегрева и связанных с этим механических нагрузок.
Проектирование современных УБИС должно осуществляться с обязательным учетом паразитных свойств корпуса, к которым аналоговые блоки особо чувствительны, поэтому выбор корпуса необходимо осуществлять еще на этапе структурного проектирования. От типа корпуса зависит увеличение плотности выводов и потребляемой мощности, повышение рабочей частоты, температурные эффекты и прочие параметры.
Несколько лет назад всесторонний учет перечисленных факторов являлся очень сложной технической задачей. Чаще всего уровень помех и разброс параметров оценивали раздельно. Сегодня развитие современных средств САПР идет опережающими темпами, поэтому при наличии качественной библиотеки для технологического процесса можно довольно точно и заранее оценить влияние дестабилизирующих факторов на работу схемы. В пределах заданных значений площади и быстродействия пытаются заранее применить все известные средства борьбы с влиянием этих факторов. Ориентируясь на ограничения по усилению и быстродействию транзисторов, проводят оптимизацию электрической схемы с учетом топологии и разброса параметров.
Особенности схемотехнического и физического проектирования аналоговых блоков. Основное отличие этапа физического проектирования аналоговых блоков от разработки цифровых состоит в том, что параметры устройства в равной степени зависят от схемотехнической и топологической реализаций. Однако некоторые схемотехнические приемы способны компенсировать недостатки топологии блока, например, компенсировать уход параметров элементов. Схемотехнический и физический, то есть топологический, этапы проектирования связаны в единый итерационный цикл и иерархический план проекта. В этом итерационном цикле проводится совместная оптимизация электрической схемы и топологии. При этом цикл схемотехнического моделирования чередуется с циклом уточнения параметров элементов и факторов их взаимодействия. В промежутке между циклами
проводится корректировка электрической схемы и топологии блока.
Цели, которых добиваются разработчики в ходе оптимизации блока: улучшение показателей быстродействия и потребляемой мощности, снижение уровня шумов и помех, снижение разброса выходных параметров блоков, снижение влияния условий применения и установление требований к условиям применения блоков.
Для достижения поставленных целей необходимо соблюдать маршрут проектирования и последовательность операций. В целом, чтобы процесс разработки шел более эффективно, рекомендуется придерживаться следующих правил:
1. Определить приоритеты в системе параметров аналогового блока. Невозможно существенно улучшить все параметры одновременно. Для второстепенных параметров следует установить только граничные значения.
2. Проанализировать результаты технологических тестов, которые фабрики предоставляют разработчикам.
3. Выделить список критических узлов и фрагментов, определяющих выходные параметры блока. Для всех узлов и фрагментов установить градации по точности, помехоустойчивости и коэффициенту шума.
4. Провести оценку и подготовить рекомендации по условиям применения блока. При этом надо учитывать, что минимальные рабочая температура, уровень шумов и помех будут на краю кристалла, удаленном от мощных источников сигнала, а минимальный градиент температуры и лучшая воспроизводимость параметров элементов обычно наблюдаются в центре кристалла.
5. Установить минимально допустимые расстояния от критических узлов до тепловыделяющих элементов и источников мощных помех.
6. Проводить вычисления и проектирование с помощью современных средств САПР.
Уровень требований к электрическим и функциональным параметрам аналоговых блоков определяют средства, необходимые для поддержания этих параметров около типового уровня и глубине коррекции значений в случае отклонения от нормы. Типовые аналоговые блоки позволяют использовать небольшой набор схемотехнических и топологических приемов для снижения влияния негативных факторов. Однако при проектировании прецизионных блоков может потребоваться использование максимального количества доступных решений в виде дополнительной схемотехники и топологических средств защиты.
Схемотехнические рекомендации и решения. При проектировании любых аналоговых блоков реализация требуемых параметров, как правило, гораздо сложнее реализации какой-либо функции блока, поэтому на этапе разработки электрической схемы используются те или иные схемотехнические приемы, позволяющие добиться стабильности требуемых параметров, уменьшающие влияние негативных факторов на работу блока или же корректирующие работу в зависимости от интенсивно-
сти возможных воздействий. При использовании ряда схемотехнических решений можно существенно упростить топологию блока, не прибегая к специальным мерам защиты топологии от шумов и помех.
При снижении напряжения питания блоков понижается не только уровень шумов, но и потребляемая мощность, а также утечки транзисторов. Применение элементов с постоянным потреблением тока позволяет уменьшить скачки напряжений и избавиться от части импульсных помех.
Применение схем электростатической защиты обеспечивает сохранность схем при возможности возникновения электростатического пробоя (Б8Б-Ргйесйоп). В этом случае происходит замыкание шин питания и земли, при этом устраняется разность потенциалов на различных входах, выходах и внутренних частях схемы.
Эффективным схемотехническим средством борьбы с помехами является использование дифференциальных каскадов, которые наиболее устойчивы к действию синфазных помех. Поэтому в чувствительных сетях с малым размахом и для снижения степени взаимодействия аналоговых блоков через подложку уместно применять дифференциальную или квазидифференциальную структуру тракта [8]. Поэтому в случаях применения в схеме операционных усилителей крайне желательным является наличие инвертирующего и неинвертирующего выходов, что позволит в ряде случаев ослабить уровень помех.
При использовании в схеме разветвленного сигнала желательно использовать отдельные формирователи или, если это невозможно, повторители с целью исключения взаимного влияния отдельных узлов друг на друга.
Формирование раздельного питания осуществляется еще на этапе схемотехнического проектирования и может обеспечить существенное снижение уровня помех, создаваемых как цифровыми блоками и цифровыми частями аналогового блока.
Положительный эффект приносит использование различных фильтров и стабилизирующих буферных конденсаторов на шинах питания, обеспечивающих стабильность питающего напряжения и подавление возможных импульсных помех.
Для подавления разброса параметров, связанных с отклонением рабочих температур, применяют приемы термокомпенсации. Простейший схемотехнический прием - использование вместо одного резистора двух поликремниевых резисторов с различным типом примесей.
Одним из самых распространенных приемов, решающим проблему ухода параметров элементов, является введение в структуру схемы средств подстройки. Существует два вида таких средств:
- средства однократной подстройки. Ими являются, например, пережигаемые перемычки либо другие средства подстройки параметров, используемые в процессе изготовления микросхем, например, программирование ПЗУ, с помощью которого вносятся необходимые коррекции в работу блока. Сразу после выпуска производятся измере-
ния необходимых параметров, и в случае отклонения производится коррекция с помощью пережигания перемычек для отключения определенных частей, узлов и блоков схемы. При использовании программных средств может осуществляться не только отключение, но и, наоборот, подключение требуемых частей схемы.
- средства многократной подстройки, схемы компенсации. Эти средства могут осуществлять коррекцию необходимых характеристик и параметров в автоматическом режиме, либо под управлением пользователя в зависимости от отклонения напряжения питания, внешней температуры, температуры определенной части схемы, отклонения выходных сигналов от нормы и т.д. Например, часто используется дополнительная емкостная матрица в составе АЦП, работающих по принципу перераспределения заряда, которая может существенно корректировать точность преобразования под управлением схемы коррекции в зависимости от отклонения напряжения питания и температурных колебаний. Схемы термокомпенсации часто используют в опорных источниках тока и напряжения, в операционных усилителях. Современные КМОП-схемы, используемые в военном или космическом оборудовании имеют в своем составе средства учета и коррекции работы в зависимости от уровня накопленной радиации и т.д.
Влияние подложки. Конструктивные элементы схемы расположены на подложке и поэтому характеризуются емкостью "элемент-подложка". Уровень взаимодействия элементов между собой тем ниже, чем меньше эта емкость. Взаимодействие можно снизить благодаря правильному выбору конструкций активных и пассивных элементов [9]. Для этого влияние подложки необходимо учитывать уже на этапе схемотехнического моделирования. Уменьшить степень взаимодействия элементов через подложку можно с помощью следующих способов:
- уменьшение емкость «элемент-подложка»;
- использование охранных колец;
- уменьшение сопротивления подложки между источником помехи и охранными кольцами;
- увеличение сопротивления подложки между источником и приемником помехи;
- уменьшение индуктивности проводников, соединяющих охранные кольца с источниками постоянного напряжения;
- экранирование контактных площадок.
Для увеличения сопротивления между источником и приемником помехи можно увеличить расстояние между ними и/или удельное сопротивление подложки. Однако в первом случае увеличиваются размеры кристалла, а во втором - изменяются параметры интегральных элементов. Рост удельного сопротивления подложки приводит к усилению влияния охранных колец, так как токи в подложке протекают в основном около поверхности. Протеканию приповерхностных токов препятствует также наличие в подложке глубоко залегающих областей с противоположным типом проводимости (п-
карманов в р-подложке) или с окислом кремния, диэлектрических канавок и т. д.
Экранирование контактных площадок выполняется с помощью размещения неподключенного п-кармана под контактной площадкой.
Не менее важной является проблема передачи через подложку цифрового шума, связанного с переключением цифровой схемы. Основной способ защиты от такого шума - создание периферийных охранных колец и подключение подложки внутри колец к общему выводу аналоговой части схемы.
Высокочастотная изоляция и защита от утечек. Для снижения шумов физической природы в основном используются схемотехнические средства. Исключение составляет дробовой шум, связанный с утечками изолирующих областей. Захват и освобождение носителей заряда поверхностными и объемными состояниями в области изоляции создает мощный источник низкочастотных шумов. Борьба с утечками ведется топологическими средствами. Для этого вокруг МОП-транзисторов создаются изолированные легированные охранные кольца. Области пространственного заряда стока и охранного кольца смыкаются. Напряжение стока при этом распределяется между двумя областями пространственного заряда, а напряженность электрического поля и ток утечки уменьшаются.
Этот распространенный прием снижения помех введением легированных заземленных охранных колец вокруг чувствительных элементов дает ослабление помех на 2^4дБ. Использование высокоомного эпитаксиального слоя на низкоомной подложке улучшает высокочастотную изоляцию на 8^10дБ. Лучшим решением для снижения помех является изоляция от подложки МОП-транзисторов обоих типов. В обычных КМОП-структурах п-канальные транзисторы формируют в легированных р-областях, гальванически соединенных с р-подложкой.
Второй путь снижения утечек - это использование кольцевых концентрических структур МОП-транзисторов. Круглая область стока окружена кольцевым затвором, причем, область стока нигде не соприкасается с областью боковой изоляции. Как вариант кольцевой структуры возможна топология транзистора в виде пчелиных сот, в которых часть ячеек - истоки, а часть - стоки МОП-транзисторов. Если при формировании омических контактов к истоку и стоку используются слои силицидов металлов, то желательно удалять их с границ изоляции. Слои силицидов провоцируют утечки, увеличивая напряженность электрического поля и концентрацию поверхностных дефектов в области изоляции.
Одним из основных методов борьбы с помехами при проектировании топологии является создание высокочастотной изоляции, которая включает в себя:
-использование полной изоляции МОП-транзисторов;
- использование поликремниевых резисторов и изолированных пленочных конденсаторов;
- разделение цепей питания блоков.
Следующим важным методом является экранирование элементов топологии. Подложку, в которой размещены топологические элементы аналогового блока, необходимо подключать к заземлению аналогового блока. Дальнейшим этапом является разделение питания аналоговых и цифровых частей схемы. Аналоговому блоку или аналоговой части цифро-аналогового блока необходимо отдельное питание, независимое, не связанное с питанием цифровых блоков или цифровой части цифро-аналогового блока. Объединение шин питаний цифровых и аналоговых модулей или частей топологии неизбежно приводит к снижению помехоустойчивости аналоговых блоков. Кроме того, в смешанных проектах указывается различный разброс по отклонениям напряжений питания для цифровой и аналоговой частей схемы. Как правило, допустимое отклонение напряжения питания аналоговой части схемы меньше, чем отклонение напряжения питания цифровой части схемы. Причиной является требование выдержки наименьших отклонений электрических параметров, которая возможна при более стабильном напряжении питания. Точно так же поступают с общим выводом аналоговой части схемы и общим выводом цифровой части схемы, разделяя их еще на стадии проектирования электрической схемы. Для подключения фрагментов топологии и блоков строится сетка питания, либо формируются кольца питания вокруг требуемых структур. Если же создание сетки питания невозможно, по каким либо причинам, то подключение каждого фрагмента и блока к шинам питания и заземления должно быть выполнено отдельным проводником, в одном месте. Крайне нежелательным является подключение какого-либо фрагмента топологии или структурного блока к линии питания другого блока. На рис.1 представлены варианты правильного и нежелательного подключения блоков к шинам питания.
Рис. 1. Подключение блоков к шинам питания на топологии кристалла
Рис. 2. Охранные кольца вокруг аналоговых структур и цифро-аналогового блока
Одним из самых распространенных приемов защиты аналоговых блоков является создание охранных колец, вокруг узлов блока и самого аналогового блока, существенно повышающих помехоустойчивость критичных узлов схемы и блока в целом. Охранные кольца подобны защитному изолированному кольцу, создаваемому вокруг транзисторов и критических узлов. Обычно формируют одновременно несколько колец из диффузии различного типа проводимости, чередуя их. Кольца подключают к шинам питания и заземления аналоговых блоков. На рис. 2 представлен фрагмент охранного кольца, состоящего из двух колец различного типа проводимости, одно из которых размещено в кармане п-типа, а другое находится в подложке, подключенной к общему выводу аналогового блока.
С целью улучшения помехоустойчивости для аналоговых и цифровых блоков цифро-аналогового проекта проектируется раздельное питание даже в случаях, когда допустимое отклонение от номинального напряжения питания одинаково для цифровых и аналоговых блоков. Это позволяет не только уменьшить перекрестные помехи, повысить устойчивость к самовозбуждению, но и максимально снизить потребляемую мощность. Однако нередко происходят случаи, когда независимое подключение питания аналогового блока является невозможным и приходится запитывать все блоки и цифровые, и аналоговые от одного источника питания. В этом случае шины питания и заземления аналогового блока необходимо подключать непосредственно к контактным площадкам кристалла. Конечно, в случае такого подключения помехоустойчивость, как аналогового блока, так и всей системы существенно снижается, что требует применения соответствующих дополнительных мер, выражающихся в схемных и топологических решениях (до-
полнительное экранирование, более строгое согласование внутренних элементов, установка фильтров и т.п.).
Точно таким же образом следует выполнять подключение аналоговых блоков, по возможности используя отдельное питание для каждого блока, например, в случае, когда на кристалле располагаются одновременно ЦАП и АЦП.
При проектировании прецизионных аналоговых блоков всегда используют описанный выше прием полного разделения питания. При этом используются раздельные шины нулевого потенциала не только для аналоговых и цифровых блоков, но и также шины для подключения охранных колец. Каждая шина в этом случае должна соединяться с отдельной контактной площадкой. Допускается объединение аналогового питания и выводов охранных колец во время разварки кристалла в корпус.
В конструкции аналоговых блоков предусматривают блокировочные конденсаторы, снижающие уровень помех и повышающие стабильность цепей питания. Наличие их увеличивает стабильность питания, уменьшая «просадки» напряжения питания в случае резкого скачка тока потребления, либо в случае общей нестабильности источника. Обычно такие конденсаторы строятся с использованием подзатворных емкостей транзисторов, отсюда их название - МОП-конденсаторы. Однако для их размещения требуется дополнительная площадь. Обычно эти конденсаторы располагаются в свободных местах под шинами питания. Некоторые системы проектирования топологии позволяют автоматически формировать блокировочные МОП-конденсаторы на всей свободной площади блока без увеличения его размеров. Для аналоговых блоков в большинстве случаев это приходится делать вручную. При проектировании источников питания и опорного напряжения блокировочные конденсаторы формируют в обязательном порядке и размещают в непосредственной близости от этих блоков.
Построение согласованных структур. Для снижения разброса выходных параметров аналоговых блоков применяются специальные приемы топологического проектирования конструктивных элементов.
Одним из таких приемов является использование согласованных элементов и разработка симметричной топологии на основе согласованных элементов [9]. Причинами рассогласования элементов являются геометрические погрешности, механические напряжения, градиент механических напряжений, изменение геометрии элементов, генерация напряжения, изменение параметров элементов и прочее. Анализ размещения согласованных элементов на топологии кристалла может уменьшить чувствительность схемы к механическому напряжению и ряду других факторов [10, 11]. После корпусирования в кристалле возникают дополнительные механические напряжения, которые не учитывались в процессе измерения и настройки на пластине. Эти механические напряжения могут вызвать рассогласование элементов в чувствитель-
ных аналоговых блоках. Механические напряжения и его градиент минимальны в центре кристалла и в серединах его сторон, а максимальны в углах кристалла.
Ось Центр
симметрии симметрии
А
Общая ось симметрии
Рис. 3. Симметричное расположение топологических структур
На рис. 3 показано, как с помощью принципа симметрии можно построить согласованный конструктивный топологический элемент.
Для каждого типа элемента существуют отдельные способы согласования, точность согласования так же различная.
Для согласования МОП-транзисторов необходимо:
1. Использовать идентичную конфигурацию затворов.
2. Использовать большие по площади рабочие области.
3. Ориентировать транзисторы в одинаковом направлении.
4. Размещать транзисторы, по возможности, вблизи друг от друга.
5. Применять фиктивные элементы на краях массива затворов транзисторов.
6. Размещать транзисторы в областях с низким градиентом механического напряжения.
7. Размещать транзисторы вдали от мощных элементов схемы.
8. Не размещать контакты над рабочими затворами.
9. Не проводить металл через рабочие затворы.
10. Размещать рабочие затворы вдали от всех переходов с глубокой диффузией.
11. Не позволять краям скрытого слоя пересекать область рабочего затвора.
12. Соединять затворы, используя металлические связи.
На рисунке 4 показан массив расположенных параллельно согласованных МОП-транзисторов с общим центром и фиктивными областями.
При разработке всевозможных АЦП и ЦАП часто используются согласованные массивы кон-
денсаторов. Основные рекомендации по согласованию конденсаторов:
1. Использовать квадратные сегменты в матрицах согласованных конденсаторов.
2. Использовать максимально возможные по площади конденсаторы.
3. Располагать согласованные конденсаторы на полевом окисле.
4. Размещать фиктивные конденсаторы вокруг внешнего края массива.
5. Использовать электростатическую защиту для согласованных конденсаторов.
6. Уменьшать емкости проводников, соединяющих конденсатор.
7. Никогда (за исключением электростатической защиты.) не проводить металл по согласованным конденсаторам.
8. Для исключения эффектов диэлектрической поляризации желательно использовать диэлектрики из оксида кремния вместо нитридных и других компонент.
9. Располагать согласованные конденсаторы в областях с низким градиентом механического напряжения.
10. Располагать согласованные конденсаторы вдали от мощных элементов.
Рекомендации по согласованию резисторов:
1. Выполнять согласованные резисторы из одинакового материала.
2. Ориентировать согласованные резисторы в одном и том же направлении.
3. Использовать фиктивные сегменты на краях массива.
4. Избегать коротких сегментов для резисторов.
5. Подключать согласованные резисторы так, чтобы исключить термоэлектрические эффекты.
6. Располагать согласованные резисторы вдали от мощных элементов.
7. Избегать эффекта модуляции охранным контуром.
8. Использовать поликремниевые резисторы вместо диффузионных.
9. Располагать поликремниевые резисторы на полевом окисле.
10. Использовать поликремниевые резисторы Р-типа вместо резисторов М-типа.
11. Использовать электростатическое экранирование.
Уменьшение температурной зависимости резисторов достигается использованием в каждой секции топологии вместо одного резистора двух резисторов с разнополярными величинами температурных коэффициентов. Поликремниевые резисторы меняют знак температурного коэффициента в зависимости от уровня и типа легирования.
На рис. 5 представлен пример топологического исполнения секции последовательно соединенных поликремниевых резисторов с различным типом легирования, один из которых размещен в общей подложке р-типа, другой в кармане п-типа. Общее сопротивление секции практически не изменяется во время температурных колебаний.
Рис. 4. Пример топологии секции согласованных транзисторов
Рис. 5. Секция поликремниевых резисторов с улучшенной термостабильностью общего сопротивления
Рис. 6. Фрагмент симметричной топологии резистивного дерева быстродействующего аналогоцифрового преобразователя
На рис. 6 представлен фрагмент топологии резистивного дерева аналогово-цифрового преобразователя, разработанной с применением изложенных выше рекомендаций по согласованию элемен-
тов. Как видно из рисунка, резисторы и транзисторы обоих типов проводимости расположены абсолютно симметрично. Для лучшего согласования резисторов резистивной матрицы резисторы делились на сегменты с одинаковой геометрией и конструктивным исполнением. Кроме того на рисунке можно увидеть, что конфигурация проводников, выполненных в слое МЕТ1 и соединяющих структуры одинакова. Точно таким же образом поступают с общей топологией аналогового блока, стремясь спроектировать как можно более симметричной.
Рис. 7. Симметричная топология аналогового компаратора блока быстродействующего АЦП
В топологии критичных к негативным воздействиям узлов и блоков часто используют прием создания фиктивных элементов, улучшающих согласование.
Фиктивная поликремниевая шина
Фиктивная шина питания линии и
питания
Рис. 8. Пример топологии с фиктивными по-ликремневыми и металлическими проводниками
Приём согласования с применением симметрии используется не только применительно к активным элементам, но также применяется при разработке топологии больших блоков. На рис. 8 показана топология с неподключенными металлическими линиями, созданными для соблюдения симметрии, с целью улучшения согласования.
Таким образом, создание согласованных симметричных структур позволяет существенно снизить разброс параметров, обеспечить общую стабильность работы аналоговых блоков даже без применения дополнительных приемов и мер.
Размещение аналогового блока на кристалле. Размещение аналоговых и аналоговоцифровых блоков, как правило, производится рядом с контактными площадками. Это позволяет существенно уменьшить длину связей между выводами блоков и контактными площадками и избавится от большей части перекрестных помех, так как цифровые сигнальные линии обычно в этом случае трассируются на некотором удалении от размещаемых блоков. Прецизионные аналоговые блоки следует размещать в середине сторон кристалла в местах наименьших механических напряжений.
Размещение аналоговых блоков следует осуществлять в местах, наиболее удаленных от мощных модулей, осцилляторов, умножителей, высокочастотных тактовых деревьев.
При проектировании топологии для проведения сигнальных связей используются не все уровни металлизации. Уровни сигнальных связей чередуются с уровнями системы питания и экранирования. Верхний уровень металлизации, как правило, используется для системы питания и экранирования.
Одним из важных правил является отсутствие пересечения сигнальными линиями цифровых блоков площадей, занятых аналоговыми блоками. Это связано, в первую очередь, с проблемой возникновения цифровых шумов, так как цифровые сигналы являются их сильным источником. Поэтому при построении аналоговых блоков, применяемых впоследствии в системах на кристалле, учитывается возможное негативное влияние таких пересечений и выделяется строго определенное место расположения таких блоков в кристалле общей субсистемы, где такое пересечение не будет осуществляться. В дальнейшем при трассировке общей топологии кристалла устанавливается полный запрет трассировки межсоединений над площадями аналоговых блоков.
Уровень требований к стабильности параметров и технологический разброс параметров определяет и необходимые средства по снижению разброса.
Проектирование топологии аналоговых блоков. Создание топологии аналоговых блоков возможно, как и в случае с цифровыми, двумя способами - способом синтеза и автоматической трассировки топологии и способом ручного проектирования.
Для описания поведенческих моделей используются языки высокого уровня Уеп^-А, Уеп^-АМ8, УГОЬ-АМ8. В настоящее время нет программ, обеспечивающих автоматическое преобразование описания на языке высокого уровня в электрическую схему и обратно. Развивается лишь программное обеспечение, обеспечивающее настройку простых аналоговых блоков в соответствии с результатами их моделирования на транзисторном уровне. Поэтому синтез электрической схемы и топологии возможен с использованием перечисленных языков лишь в случае наличия аналоговых библиотек, то есть аналоговых модулей, таких как операционные усилители, компараторы, и д.р., что является большой редкостью для БиКМОП-техпроцессов, не говоря уже о КМОП-технологиях.
Маршрут проектирования топологии аналоговых блоков:
1. Разработка топологии с помощью синтезатора топологии на основе имеющейся электрической схемы либо с помощью ручного проектирования.
2. Проверка разработанной топологии на соответствие правил КТТ технологического процесса фЯС). Устранение ошибок.
3. Экстракция электрической схемы из топологии (БХТ).
4. Верификация экстрактированной схемы с электрической принципиальной схемой (ЬУ8).
5. Коррекция топологии по результатам верификации. В случае выявления ошибок повторная проверка БЯС, экстракция схемы и верификация.
6. Экстракция электрической схемы из топологии с паразитными элементами.
7. Аналоговое моделирование экстрактиро-ванной схемы с паразитными элементами.
8. Коррекция электрической схемы и топологии по результатам аналогового моделирования. Проверки БЯС, БХТ, ЬУ8. Повторное моделирование экстрактированной электрической схемы с паразитными элементами.
В целом последовательность этапов проектирования топологии аналоговых блоков аналогична маршруту проектирования цифровых блоков. Но есть и отличия. Основное отличие - невозможность синтеза топологии в том виде, в котором осуществляется синтез цифровых блоков, т.е. в библиотечных элементах. Следовательно, размещение структурных блоков и элементов топологии приходится осуществлять по большей части вручную. Второе отличие заключается в процессе анализа экстракти-рованной схемы (моделировании). Приемлемую точность может обеспечить, как правило, лишь аналоговое моделирование. Следующее отличие заключается в осуществлении коррекции топологии по результатам проверки на соответствие требованиям КТТ и моделирования. Цифровая схема проходит повторный процесс синтеза, аналоговый блок приходится корректировать вручную, что бывает не всегда осуществимо с прежней конфигурацией топологией, коррекция - трудоемкий процесс. Поэтому разработка топологии аналогового блока -несравненно более кропотливая работа, требующая,
гораздо больше времени и специфического инженерного опыта по сравнению с разработкой топологии цифровых схем.
Применительно к САПР Cadence синтез топологии возможен в приложении VirtuosoXL. Правила работы в этом инструменте описаны в [12]. Это приложение автоматически размещает топологию на вентильном уровне и осуществляет трассировку в соответствии с имеющимся net-листом. Из достоинств данного программного обеспечения можно отметить удобство автоматизированного размещения и трассировки при непрерывном отслеживании изменений топологии при сравнении со схемой, непрерывный контроль схемы подключения компонентов, быстрое обнаружение несоответствия сетей схемы и топологии, коротких замыканий, обрывов и т.д.
Однако критичные узлы и блоки проектируются в большинстве случаев методом ручного проектирования, так как требуется определенная конфигурация топологии, симметрия и т.д. В целом ручное проектирование топологии аналогового блока не сильно отличается от ручного проектирования топологии цифрового блока.
Для начала работы устанавливается библиотека элементов выбранного технологического процесса, формируется рабочая среда проекта: создаются необходимые рабочие каталоги, подготавливаются требуемые технологические файлы, конфигурируется графическое отображение слоев и т.д. Далее осуществляется непосредственное проектирование топологии. Средства Virtuoso позволяют быстро гибко настраивать работу, легко управлять параметризованными ячейками, конфигурацией шин, слоями и т.д.
Рис. 9. Окно топологического редактора Virtuoso САПР Cadence
Пакет САПР Cadence имеет в своем составе два приложения физической верификации, с помощью которых осуществляется контроль над соблюдением правил КТТ, экстракция электрической схемы из топологии и верификация. Это приложения Diva и Assura. Diva является простым и удобным в использовании приложением. Assura является более мощным и гибким приложением верифи-
кации и может использоваться в осуществления физической верификации больших и сложных проектов, выполняемых по технологиям субмикронно-го диапазона. Assura отличается высоким быстродействием и интуитивно понятным интерфейсом нахождения и исправления ошибок. Для осуществления проверки на соответствие топологии нормам КТТ в любом из этих приложений необходим управляющий файл проверки, входящий в состав библиотеки технологического процесса. Этот файл содержит список технологических слоев, правила конвертации слоев и правила проверок.
Экстракция электрической схемы из топологии и верификация электрической схемы и схемы, экстрактированной из топологии также выполняется в приложениях Diva и Assura. Экстракция и верификация осуществляются также с помощью файлов управления.
Заключение. Разработка аналоговых блоков является непростым процессом в силу специфики функционирования и сложности блоков. Несмотря на быстрое развитие всевозможных средств САПР, анализ влияния негативных факторов на работу аналоговых блоков все еще остается сложной и трудоемкой инженерной задачей. В статье рассмотрена проблематика проектирования аналоговых блоков, используемых в УБИС типа «система на кристалле», даны рекомендации по выбору технологии производства УБИС, в структуре которых используются эти блоки, проведен анализ негативных факторов дестабилизирующих работу аналоговых блоков. Также рассмотрен вопрос специфики проектирования топологии аналоговых блоков, и на основе анализа физических принципов работы структур представлены способы уменьшения или полного исключения влияния негативных факторов на работу как отдельных узлов, так и блоков в целом. Были рассмотрены основные правила проектирования аналоговых блоков и выработана универсальная методология проектирования, позволяющая упростить процесс проектирования и уменьшить временные затраты, благодаря учету специфики проектирования и всестороннему анализу работы этих блоков.
Строгое следование методологии проектирования и использование современных средств схемотехнического моделирования для полной верификации проектов существенно повышает вероятность изготовления УБИС с заданными характери-
стиками и позволяет выявить области на кристалле, оптимизация которых обеспечит повышение быстродействия и/или улучшение других параметров схем.
Литература
1. Сорока Д. Требования к современным САПР заказных СБИС.: Электроника НТБ. 2004. №6.
2. Адамов Ю., Губин Я., Сибагатуллин А., Сомов О. Аналоговые блоки в системах на кристалле.: Электроника НТБ. 2004. №8.
3. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 1. Интегральные резисторы. - Проблемы сов ременной аналоговой микросхемотехники: Сб. материалов Международного научно-практического семинара.: "ЮРГУЭС", 2003, ч. 1, с.23-27.
4. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых биполярных ИС. Часть 2. Интегральные конденсаторы. - Проблемы современной аналоговой микросхемотехники: Сб. материалов Международного научно-практического семинара,: "ЮРГУЭС", 2003, ч. 1, с.45-48.
5. Baturitsky M.A., Dvornikov O.V. Multichannel monolithic front-end system design. Part 4. Front-end system stability and channel-to-channel coupling. - Nuclear Instruments and Methods in Physics Research, 1997, vol. A398, p. 308-314.
6. Абрамов И.И., Дворников О.В. Маршрут моделирования биполярно-полевых аналоговых интегральных схем в программах типа "SPICE". - Нано- и микросис-темная техника, 2006, № 11, с. 30-35.
7. Кириллова Е. Методология проектирования прецизионных аналоговых блоков.: Компоненты и технологии. 2006. № 11.
8. Alexeev G.D., Baturitsky M.A., Dvornikov O.V. et.all. The eight-channel ASIC bipolar transresistance amplifier D0M AMPL-8.3. - Nuclear Instruments and Methods in Physics Research, 2001, vol. A 462, р. 494-505.
9. Дворников О.В. Описание элементов в Pspice для высокоточного моделирования аналоговых ИС. Часть 4. Минимизация взаимодействия элементов через полупроводниковую подложку. - Проблемы современной аналоговой микросхемотехники: Сборник. материалов IV Международного. научно-практического семинара.: "ЮРГУЭС", 2005, с. 73-77.
10. Адамов.Ю., Губин Я., Сибагатуллин А., Сомов О. Аналоговые блоки в системах на кристалле.: Электроника НТБ. 2005. № 1.
11. Денисенко В. Моделирование разброса параметров транзисторов в КМОП СБИС.: Компоненты и технологии. 2003. № 8.
12. Cadence® Virtuoso XL. User Guide Product. Version 6.0. 2006, 1560 c.
Воронежский государственный технический университет Научно-исследовательский институт электронной техники (г. Воронеж)
METHODOLOGY OF DESIGNING OF THE ANALOG BLOCKS ULSI EXECUTED ON SUBMICRONIC TECHNOLOGY
D.V. Shekhovtsov, U.S. Balashov, A.I. Mushta
In article the problematics of designing of the analogue blocks used as in structure ULSI of type «system on a chip» and as separate independent products, with reference to submicronic KMOP-technologies reveals. The route and key rules of designing of analogue blocks with use CAD are resulted, recommendations about protection of blocks from internal and external influences are given
Key words: methodology, designing, ULIS, the analogue block, CAD
